Prohlížení katedra číslicového návrhu dle předmětu "UVM library"
Zobrazují se záznamy 1-1 z 1
-
Simulace procesorů v jazyce SystemVerilog
; Vedoucí práce: Kohlík Martin; Oponent práce: Kašpar Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-02)Tato práce se zabývá návrhem simulačních prostředí pro simulaci procesorů v jazyce SystemVerilog. K simulaci procesorů je využita knihovna UVM, její registrový model a vývojové prostředí QuestaSim. V této práci je navrženo ...