Browsing katedra mikroelektroniky by Subject "SystemVerilog"

Now showing items 1-1 of 1

    • Implementace verifikační komponenty - modelu NFC přijímače 

      Author: Ján Jendrušák; Supervisor: Jakovenko Jiří; Opponent: Šťastný Jakub
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-13)
      Návrh digitálnych obvodov je komplexný proces, ktorý zahŕňa verifikáciu chovania návrhu predtým, ako je na záver implementovaný. Universal Verification Methodology (UVM) je prísľubom efektívneho spôsobu verifikovania ...