FPGA IP jádro pro síťové rozhraní s podporou v Linuxu

Abstract

Cílem práce je implementace IP jádra, které zpracovává SFP 10G nebo 1G signál na desce ZC706 do formy paketů. Ty potom filtruje podle cílového portu, určené pakety posílá na AXI Stream rozhraní v FPGA logice. Veškterý zbylý provoz předává ovladači v OS Petalinux. Výsledné řešení z velké části funguje tímto způsobem. Přijímá data z SFP transceiveru, rozdělí je na pakety a ty filtruje na základě cílového portu, vybrané posílá do FPGA, ostatní do OS. Kvůli omezení od výrobce nebylo možné implementovat dynamické přepínání mezi rychlostmi, pouze statické. 1G verze vyžaduje specifické nastavení v OS po prvním spuštění, 10G funguje bez problému.

The goal of this thesis is the implementation of IP core for processing SFP 10G or 1G signal on ZC706 board into packets. The packets are filtered based on destination port, specified packets are sent to AXI Stream interface in FPGA logic. All other traffic is sent to network driver in OS Petalinux. The solution largely works this way. It receives data from SFP transceiver, splits them into packets, and filters them based on destination port, chosen ones are sent to FPGA, others to OS. Because of limitation from mafunacturer, it isn’t possible to implement dynamic switching, only static. 1G version requires specific configuration after boot, 10G works without an issue.