Nástroj pro generování bezpečnostních kódů ve VHDL pomocí programu Wolfram Mathematica

Timur Ganeev

Error control code generator tool in VHLD language using Wolfram Mathematica

Type of document

bakalářská práce
bachelor thesis

Author

Timur Ganeev

Supervisor

Kubalík Pavel

Opponent

Kohlík Martin

Field of study

Počítačové inženýrství

Study program

Informatika

Institutions assigning rank

katedra číslicového návrhu

Rights

A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html
Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html

Metadata

Show full item record

Abstract

Tato bakalářská práce se zabývá návrhem a implementací nástrojů pro generování bezpečnostních kódů v prostředí Wolfram Mathematica. Na základě vstupních parametrů, jako například počet informačních bitů, názvy výstupních souborů apod., budou vygenerovány soubory pro zakódování, dekódování a testbench v jazyce VHDL, který slouží pro návrh a simulaci digitálních integrovaných obvodů. Budou implementovány následující bezpečnostní kódy: sudá parita, křížová parita, rozšířená křížová parita, Hammingův kód, zkrácený Hammingův kód, rozšířený Hammingův kód a cyklický kód.

This bachelor thesis describes the process of implementing generator for error-correcting and error-detecting codes in Wolfram Mathematica. Files for encoding, decoding and testbench will be generated based on input parameters, such as number of data bits, names of generated files etc. These files will be in VHDL language, which is used to describe the structure and behaviour of digital electronic hardware designs. Following codes will be implemented: even parity, cross parity, extended cross parity, Hamming code, shortened Hamming code, extended Hamming code and cyclic code.