ČVUT DSpace
  • Search DSpace
  • Čeština
  • Login
  • Čeština
  • Čeština
View Item 
  •   ČVUT DSpace
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Control Engineering
  • Master Theses - 13135
  • View Item
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Control Engineering
  • Master Theses - 13135
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Verifikace programů pro PLC

PLC program verification

Type of document
diplomová práce
master thesis
Author
Maslikiewicz Ondřej
Supervisor
Burget Pavel
Opponent
Šebek Zdeněk
Field of study
Systémy a řízení
Study program
Kybernetika a robotika
Institutions assigning rank
katedra řídicí techniky
Defended
2017-02-09



Rights
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.html
Vysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Show full item record
Abstract
Tato práce se zabývá analýzou a kontrolou PLC programu. Její soucástí je nástroj pro automatické generování binárních rozhodovacích diagramu a stavových automatu pro promenné, které jsou použity v PLC programu. Hlavním cílem práce je prevést program napsaný v Ladder Diagramu prímo do BDD a stavového automatu. Kontrola programu je provedena prevedením do UPPAAL a následnou verifikací.
 
This thesis is about analyzing and verification of PLC program. There is also an instrument for automatical generating of binar decision diagram and for state machines for variables which are used in PLC program. Main result of thesis is translation of program in Ladder Diagram into BDD and state machine. Verification of the program is made by translation of state machine into UPPAAL.
 
URI
http://hdl.handle.net/10467/67332
View/Open
PLNY_TEXT (15.79Mb)
POSUDEK (399.1Kb)
POSUDEK (574.0Kb)
Collections
  • Diplomové práce - 13135 [342]

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV
 

 

Useful links

CTU in PragueCentral library of CTUAbout CTU Digital LibraryResourcesStudy and library skillsResearch support

Browse

All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

Login

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV