• Implementace instrukční sady pro RISC-V procesor 

      Autor: Martin Laštovka; Vedoucí práce: Jakovenko Jiří; Oponent práce: Hájek Radek
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-01)
      Tato bakalářská práce se zabývá optimalizací kritické kombinační cesty v digitalním systému s nízkým příkonem a malou plochou, který obsahuje RISC-V procesor. Kritická cesta existuje v rámci rozhraní instrukční paměti ...
    • Implementace standardu JESD204B na FPGA umožňující připojení vysokorychlostních A/D převodníků se vzorkovací frekvencí vyšší než 250 MSPS 

      Autor: František Boháček; Vedoucí práce: Sedláček Radek; Oponent práce: Hazdra Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-07)
      Cílem této práce je vytvoření přijímače protokolu JESD204B, který se používá pro vysokorychlostní AČ převodníky (250 milionů vzorků za vteřinu nebo více). Přijímač byl implementován v jazyce VHDL. Byly vytvořeny komponenty ...