Návrh a realizace DSP procesoru v jazyce VHDL pro využití v ASIC
Designing and Implementation of DSP in VHDL for ASIC Application
Type of document
diplomová prácemaster thesis
Author
Stanislav Knaizl
Supervisor
Lafata Pavel
Opponent
Stolařová Hana
Field of study
ElektronikaStudy program
Elektronika a komunikaceInstitutions assigning rank
katedra mikroelektronikyRights
A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmlVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.html
Metadata
Show full item recordAbstract
Cílem práce bylo navrhnout a implementovat signálový procesor pro rychlé zpracování vzorků z A/D převodníku vhodný pro aplikace v ASIC. V teoretické části jsou analyzovány existující architektury signálových procesorů z hlediska výpočetního výkonu a hardwarové komplexity. Dále jsou analyzovány možnosti hardwarové implementace výpočetních bloků z hlediska zpoždění, plochy čipu a spotřeby. V praktické části je pak uvedena navržená architektura spolu s hardwarovou implementací jednotlivých bloků a instrukční sadou. Procesor byl implementován v jazyce VHDL a jeho funkce ověřena simulací. The goal of this thesis was to design and implement a digital signal processor for fast ADC sample processing suitable for ASIC application. In the theoretical part of this thesis, several existing DSP architectures are analyzed and compared based on their computational power and hardware complexity. Hardware implementation of basic computational blocks are analyzed and compared based on their delay, chip area and power consumption as well. In the practical part, an architecture is proposed along with hardware implementation of necessary blocks and instruction set. The processor was implemented in VHDL and its function was verified by simulation
Collections
- Diplomové práce - 13134 [285]