

**ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE**

---

**Fakulta elektrotechnická  
Katedra měření**

## **DIPLOMOVÁ PRÁCE**

**Měřicí modul s číslicovým zpracováním signálu**

**Autor: Bc. Petr Jelínek**

**Vedoucí práce: doc. Ing. Jan Fischer, CSc.**



## ZADÁNÍ DIPLOMOVÉ PRÁCE

Student: **Bc. Petr Jelínek**

Studijní program: **Kybernetika a robotika**  
Obor: **Senzory a přístrojová technika**

Název tématu česky: **Měřicí modul s číslicovým zpracováním signálu**

Název tématu anglicky: **Measuring Module with Digital Signal Processing**

### Pokyny pro vypracování:

Navrhněte a s využitím mikrořadičů STM32F3xx, případně STM32F4xx realizujte měřicí modul s interním číslicovým zpracováním digitalizovaného signálu. Orientujte se na metody vhodné pro zpracování měřícího signálu ze senzorů s obsahem rušivých složek. Jedná se o implementaci funkcí: „lock-in“ zesilovače, číslicového filtru, korelátoru. Pro výukové účely vytvořte demonstrační verze přístroje s implementací funkce typu „lock-in“ s vnitřním i vnějším zdrojem referenčního signálu. Provéřte vlastnosti převodníků ADC v použitých mikrořadičích. Vytvořte všechny potřebné programy pro mikrořadič v měřícím modulu i programy pro nadřazené PC.

### Seznam odborné literatury:

- [1] RM0373 Reference Manual, STMicroelectronics, 2014 [www.st.com](http://www.st.com)
- [2] RM0316 Reference Manual, STMicroelectronics, 2014 [www.st.com](http://www.st.com)
- [3] Yiu, J.: Definitive Guide to ARM® Cortex®-M3 and Cortex®-M4 Processors,


Vedoucí diplomové práce: doc. Ing. Jan Fischer, CSc.

Datum zadání diplomové práce: 2. prosince 2014

Platnost zadání do<sup>1</sup>: 31. srpna 2016



Doc. Ing. Jan Holub, Ph.D.  
vedoucí katedry



Prof. Ing. Pavel Ripka, CSc.  
děkan

V Praze dne 2. 12. 2014

<sup>1</sup> Platnost zadání je omezena na dobu tří následujících semestrů.

## **PROHLÁŠENÍ**

Prohlašuji, že jsem předloženou práci vypracoval samostatně a že jsem uvedl veškeré použité informační zdroje v souladu s Metodickým pokynem o dodržování etických principů při přípravě vysokoškolských závěrečných prací.

V Černožicích dne .....

Petr Jelínek

*Na tomto místě bych rád poděkoval vedoucímu mé diplomové práce, panu doc. Ing. Janu Fischerovi, CSc. za vedení práce a odborné konzultace. Také bych chtěl poděkovat svým rodičům a dědovi za podporu během mých studií.*

## **ANOTACE**

Tato práce se zabývá návrhem a realizací měřicích modulů řízených mikrokontroléry z řady STM32F. V měřicích modulech jsou implementovány algoritmy pro číslicové zpracování signálů, například synchronní detekce, číslicové filtry nebo korelace. Měřicí moduly vykonávají funkci přístrojů typu lock-in zesilovač se zpracováním interního i externího referenčního signálu nebo typu korelátor. Součástí práce je také návrh plošného spoje pro úpravu vstupních a výstupních signálů měřicích jednotek. Pro snadné ovládání modulů z PC byla realizována PC aplikace. V další části práce byly zkoumány vstupní proudy tekoucí do A/D převodníků nebo vytékající z A/D převodníků při každém vzorkování a jejich možné využití pro měření kapacity pouze pomocí A/D převodníku.

## **KLÍČOVÁ SLOVA**

STM32, Lock-in zesilovač, Číslicové zpracování signálů

## **ANNOTATION**

This thesis deals with a design and a construction of measurement modules controlled by microcontrollers from a STM32F series. There are implemented algorithms for digital signal processing in measurement modules, for example a synchronous detection, digital filters or a correlation. Measurement modules perform functions of instruments as a lock-in amplifier with processing of internal and external reference signal or as a correlator. This thesis includes a design of a printed circuit board for conditioning of input and output signals of measurement modules as well. For easy controlling of modules was created a PC application. There are also examined input currents flowing into A/D converters or flowing out A/D converters during every sampling and its possible usage for a measurement of capacity only with an A/D converter.

## **KEYWORDS**

STM32, Lock-in amplifier, Digital signal processing

# OBSAH

<b>Zadání diplomové práce.....</b>	<b>- 1 -</b>
<b>Prohlášení.....</b>	<b>- 2 -</b>
<b>Poděkování.....</b>	<b>- 3 -</b>
<b>Anotace.....</b>	<b>- 4 -</b>
<b>Klíčová slova.....</b>	<b>- 4 -</b>
<b>Annotation.....</b>	<b>- 4 -</b>
<b>Keywords.....</b>	<b>- 4 -</b>
<b>1. Úvod.....</b>	<b>7</b>
<b>2. Rozbor zadání.....</b>	<b>8</b>
2.1. Zvolení vhodného mikrokontroléru.....	8
2.2. Korelace.....	9
2.3. Lock-in zesilovače.....	11
2.4. Číslicová filtrace.....	13
2.4.1. FIR filtr.....	13
2.4.2. Jednoduchý klouzávý průměr.....	15
2.4.3. Klouzávý průměr s exponenciálním zapomínáním.....	15
<b>3. Programové řešení lock-in zesilovače s interním referenčním signálem.....</b>	<b>17</b>
3.1. Generování obdélníkového referenčního signálu.....	17
3.2. Snímání signálů lock-in zesilovačem s interním zpracováním referenčního signálu.....	18
3.3. Číslicové zpracování signálů lock-in zesilovače s interním zpracováním ref. signálu.....	19
3.3.1. Návrh filtru typu klouzávý průměr s exponencionálním zapomínáním.....	20
3.4. Komunikace s nadřazeným systémem.....	21
3.5. Ověření funkčnosti navrženého lock-in zesilovače s interním zpracováním referenčního signálu v demonstrační úloze.....	21
<b>4. Programové a obvodové řešení lock-in zesilovače s externím ref. signálem.....</b>	<b>25</b>
4.1. Generování sinusového referenčního signálu.....	25
4.1.1. Generování signálu pomocí Audio DAC CS43L22.....	26
4.1.2. Generování signálu pomocí interního D/A převodníku STM32F303.....	28
4.2. Snímání referenčního a měřeného signálu lock-in zesilovačem.....	29
4.3. Návrh externích obvodů lock-in zesilovače.....	31

4.3.1. Úprava výstupního signálu z D/A převodníku.....	31
Návrh analogového filtru .....	31
Posun a oddělení signálu.....	34
4.3.2. Úprava vstupních signálů do A/D převodníků .....	35
Oddělení a posun signálu .....	36
Ochranný obvod.....	37
4.3.3. Obvod napájení.....	38
4.4. Návrh DPS.....	39
4.5. Číslicové zpracování signálů lock-in zesilovače s externím referenčním signálem .....	42
4.5.1. Návrh číslicových FIR filtrů .....	42
4.6. Ověření funkčnosti navrženého lock-in zesilovače se zpracováním externího referenčního signálu v demonstrační úloze .....	44
<b>5. Programové řešení korelátoru .....</b>	<b>47</b>
5.1. Ověření funkčnosti navrženého korelátoru .....	48
<b>6. Ovládací aplikace pro nadřazené PC.....</b>	<b>50</b>
<b>7. Měření vlastností interních A/D převodníků mikrokontrolérů STM32Fxxx.....</b>	<b>51</b>
7.1. Měření kapacity kondenzátoru .....	55
7.1.1. Programové řešení měřiče kapacity .....	56
7.1.2. Kalibrace měřiče kapacity .....	58
7.1.3. Demonstrační úloha měření kapacity .....	61
<b>Shrnutí dosažených výsledků .....</b>	<b>63</b>
<b>Závěr .....</b>	<b>67</b>
<b>Seznam použitých zdrojů.....</b>	<b>68</b>
<b>Seznam použitých zkratk .....</b>	<b>70</b>
<b>Seznam tabulek.....</b>	<b>71</b>
<b>Seznam obrázků.....</b>	<b>72</b>
<b>Příloha A - Fotodokumentace.....</b>	<b>75</b>
<b>Příloha B – Ověření průběhů na externím kondenzátoru osciloskopem .....</b>	<b>76</b>
<b>Příloha C – Podklady pro osazení navržené DPS.....</b>	<b>78</b>

# 1. ÚVOD

Zpracování signálů nachází v dnešní době uplatnění v širokém spektru aplikací. Jednou z těchto aplikací je zpracování měronosného signálu ze senzorů s obsahem rušivých složek. Pro zpracování zašuměných a zarušených signálů se využívají například přístroje typu „lock-in“ zesilovač.

Lock-in zesilovače obvykle obsahovaly drahé analogové obvody pro zpracování signálů pomocí synchronní detekce a filtrování. Rozšíření číslicového zpracování signálů dlouho bránily vysoké nároky kladené na paměť a výpočetní výkon mikrokontrolérů. Se stále rostoucí rychlostí, snižující se cenou a velikostí integrovaných obvodů se v posledních letech významně rozšiřují i možnosti využívání číslicového zpracování signálů. Velkou část analogových obvodů lock-in zesilovačů lze již v dnešní době nahradit číslicovým zpracováním signálů. Mezi vhodné mikrokontroléry pro číslicové zpracování signálů patří například mikrokontroléry z řady STM32F3 a STM32F4 s jádrem ARM Cortex-M4.

Používání měřicích modulů s číslicovým zpracováním signálů má řadu výhod. Měřicí moduly s číslicovým zpracováním signálů jsou stabilní a méně náchylné na teplotní vlivy. Cena modulů s číslicovým zpracováním signálů může být nižší než cena přesných, ale zároveň velmi drahých analogových obvodů. Další výhodou je, že jeden modul, pouze s rozdílným programovým vybavením, může vykonávat funkci několika různých přístrojů, jako je například lock-in zesilovač nebo korelátor. Téměř celý lock-in zesilovač nebo korelátor může být v podstatě realizován pouze v rámci samotného mikrokontroléru obsahujícího interní A/D a D/A převodníky.

Náplní této práce budou měřicí moduly s číslicovým zpracováním signálů, především návrh a realizace jednoduchých a levných číslicových lock-in zesilovačů a korelátoru. Pro demonstrační účely budou navrhovány dva odlišné typy lock-in zesilovačů s různým typem a zpracováním referenčního signálu. Mezi klíčové části návrhu lock-in zesilovače patří návrh číslicového filtru. V rámci navrhovaných lock-in zesilovačů budou implementovány různé typy číslicových filtrů.

Přestože lock-in zesilovače našly široké uplatnění v praxi, pojem lock-in zesilovač není stále příliš známý. Lock-in zesilovače si jistě zaslouží vyšší pozornost, než jaké se jim prozatím dostává. Tato práce bude proto zaměřena tak, aby její výsledky mohly být využity pro výukové účely.




## 2. ROZBOR ZADÁNÍ

Náplní této práce budou měřicí moduly s číslicovým zpracováním signálů, jak již bylo řečeno v úvodu. V měřicích modulech budou implementovány algoritmy pro číslicové zpracování signálů, například synchronní detekce, číslicové filtry nebo korelace. Měřicí moduly by měly vykonávat funkci přístrojů typu lock-in zesilovač nebo korelátor. Vzhledem k tomu, že výsledky této práce by měly sloužit pro výukové účely, budou v této práci navrhovány různé typy lock-in zesilovačů.

### 2.1. Zvolení vhodného mikrokontroléru

Základem měřicího modulu je mikrokontrolér. Prvním úkolem je tedy zvolení vhodného mikrokontroléru. V této práci by měly být využity mikrokontroléry STM32F3xx nebo STM32F4xx. Mikrokontroléry STM32F3xx a STM32F4xx s jádrem ARM Cortex-M4 v sobě mají integrovanou řadu periférií, což přispívá ke snížení počtu připojených externích součástek. Pro tuto práci je z integrovaných periférií zásadní především přítomnost rychlých A/D a D/A převodníků, časovačů a komunikačních rozhraní. Samotný mikrokontrolér může tak tvořit celistvý systém sběru dat. Vně mikrokontroléru je potřeba použít pouze obvody pro nezbytné úpravy vstupních a výstupních signálů. Z těchto důvodů je vhodné využívat mikrokontroléry z řady STM32F3 nebo STM32F4 pro realizaci různých levných měřicích modulů s číslicovým zpracováním signálů. [1]

Mikrokontroléry je potřeba mít osazené na desce plošných spojů (DPS). Buď je možné navrhnout vlastní DPS nebo využít hotové moduly STM32F3 nebo STM32F4 Discovery kit od firmy ST Microelectronics, které jsou na obrázku č. 2.1. Tyto moduly jsou osazeny mikrokontroléry STM32F303VC, případně STM32F407VG. Vývojové kity obsahují kromě samotného mikrokontroléru i další periferie. Nejlevnějším a časově neefektivnějším řešením je použití hotových modulů STM32Fx Discovery kit. Z tohoto důvodu budou v práci využity tyto vývojové moduly.



Obr. 2.1 – STM32F3 Discovery kit (vlevo) [18], STM32F4 Discovery kit (vpravo) [19]

## 2.2. Korelace

Korelace je jedním ze základních prostředků číslicového zpracování signálů. Vzájemná korelace dvou signálů určuje míru podobnosti těchto signálů v daném čase. Pomocí korelace lze zjistit například periodicitu signálů, časový posun mezi dvěma signály nebo nalézt konkrétní hledaný signál v silně zašuměném prostředí. Funkce  $R$  vyjadřující vzájemnou korelaci dvou funkcí  $f(t)$  a  $g(t)$  je uvedena v rovnici 2-1. Její diskrétní obdoba je uvedena v rovnici 2-2. Vzhledem k tomu, že předmětem této práce jsou měřicí moduly s číslicovým zpracováním signálů, tak bude dále uvažována pouze diskrétní verze korelační funkce.

$$R(\tau, T) = \frac{1}{T} \int_0^T f(t) \cdot g(t + \tau) dt \quad (2-1)$$

$f(t), g(t)$  – časové průběhy vstupních signálů  
 $\tau$  – spojitá proměnná času vyjadřující posun  $g(t)$  vzhledem k  $f(t)$   
 $T$  – spojitá proměnná času vyjadřující horní limit pro integrování

$$R(\Delta, N) = \frac{1}{N} \sum_{k=1}^N f(k) \cdot g(k + \Delta) \quad (2-2)$$

$f(k), g(k)$  – časové průběhy vstupních signálů  
 $\Delta$  – diskrétní proměnná času vyjadřující posun  $g(k)$  vzhledem k  $f(k)$   
 $N$  – diskrétní proměnná času vyjadřující horní limit sumace

Pomocí korelace lze v podstatě v neznámém signálu nalézt známý vzor [2]. Jestliže do korelační rovnice 2-2 dosadíme za neznámý měřený signál  $g(k)$  a za vzor, tj. referenční signál  $f(k)$ , konkrétní sinusové signály  $g(k) = b \cdot \sin(\omega_{ref} \cdot k + \Delta)$  a  $f(k) = a \cdot \sin(\omega_{ref} \cdot k)$ , dospějeme po úpravě ke korelační rovnici 2-3. Vzhledem k tomu, že oba signály jsou totožné, tak se jedná o autokorelační funkci. Největší hodnota korelace  $R_I$  bude pro nulový fázový posun mezi měřeným a referenčním signálem ( $\Delta = 0$ ). Fázový posun měřeného vůči referenčnímu signálu lze snadno určit posouváním změřeného neznámého signálu v paměti mikrokontroléru vůči referenčnímu signálu, dokud není dosaženo největší korelace.

$$R_I(\Delta, N) = \frac{a \cdot b}{N} \sum_{k=1}^N \sin(\omega_{ref} \cdot k) \cdot \sin(\omega_{ref} \cdot k + \Delta) \quad (2-3)$$

$a$  – amplituda referenčního signálu  
 $b$  – amplituda měřeného signálu  
 $\omega_{ref}$  – úhlová frekvence referenčního signálu

V rovnici 2-4 je uveden výsledek po roznásobení rovnice 2-3. Výsledný signál se skládá ze stejnosměrné složky a složek střídavých. Pokud vyfiltrujeme střídavé složky, tak nám na výstupu zůstane pouze stejnosměrná složka  $I$ , která je uvedena v rovnici 2-5. Pokud položíme amplitudu referenčního signálu  $a = 1$ , tak stejnosměrná složka bude závislá pouze na amplitudě neznámého měřeného signálu  $b$  a na fázovém posunu mezi referenčním a měřeným signálem  $\Delta$ .

$$R_I(\Delta, N) = \frac{a \cdot b}{2} \cos(\Delta) - \frac{a \cdot b}{N} \sum_{k=1}^N \cos(2\omega_{ref} \cdot k + \Delta) \quad (2-4)$$

$$R_I(\Delta) = I = \frac{a \cdot b}{2} \cos(\Delta) = \frac{b}{2} \cos(\Delta) \quad (2-5)$$

Pokud provedeme stejný výpočet jako v rovnicích 2-3 až 2-5, ale s o 90 stupňů posunutým referenčním signálem (viz. rovnice 2-6), tak výsledek korelační funkce po filtraci střídavých složek signálu bude opět stejnosměrný signál. Výsledný signál  $Q$  je uveden v rovnici 2-7.

$$R_Q(\Delta, N) = \frac{a \cdot b}{N} \sum_{k=1}^N \cos(\omega_{ref} \cdot k) \cdot \sin(\omega_{ref} \cdot k + \Delta) \quad (2-6)$$

$$R_Q(\Delta) = Q = \frac{b}{2} \sin(\Delta) \quad (2-7)$$

Ze stejnosměrných složek  $I$  a  $Q$  lze již podle vztahů uvedených v rovnicích 2-8 a 2-9 vypočítat hledanou amplitudu a fázový posun měřeného signálu vůči referenčnímu signálu [1]. Na tomto principu fungují tzv. lock-in zesilovače.

$$\text{Amplituda} = 2 \cdot \sqrt{I^2 + Q^2} \quad (2-8)$$

$$\text{Fázový posun} = \arctan\left(\frac{Q}{I}\right) \quad (2-9)$$

### 2.3. Lock-in zesilovače

Lock-in zesilovače umožňují měřit velmi slabé střídavé napěťové signály v přítomnosti šumu nebo rušení s mnohonásobně vyšší amplitudou. Pracují na principu „uzamknutí“ (locking-in) měřeného signálu s referenčním signálem, který má stejnou frekvenci. Do lock-in zesilovače vstupují dva signály: vstupní a referenční. Toto zařízení je pak schopné separovat a zesílit vstupní signál o přesně dané frekvenci (frekvence referenčního signálu), zatímco signály o ostatních frekvencích jsou potlačeny. Na výstupu lock-in zesilovače nám nakonec zůstanou dva stejnosměrné signály  $I$  a  $Q$ . Z hodnot těchto signálů je možné vypočítat amplitudu hledaného signálu a fázový posun mezi hledaným a referenčním signálem. [1]


Nabízí se otázka proč nepoužít místo lock-in zesilovače filtr typu pásmová propust se zlomovou frekvencí hledaného signálu. Výhody použití lock-in zesilovače lze ukázat na následujícím příkladu [3]. Pro měření sinusového signálu s amplitudou  $100 \text{ nV}$  a frekvencí  $f = 10 \text{ kHz}$  je potřeba tento signál nejprve zesílit pomocí operačního zesilovače. Použitím operačního zesilovače dojde ovšem k zarušení a zašumění signálu. Pokud budeme uvažovat operační zesilovač se zesílením  $A = 1000$ , relativně nízkým šumem  $e = 5 \text{ nV}/\sqrt{\text{Hz}}$  a šířkou pásma  $B = 200 \text{ kHz}$ , tak přidaný šum bude roven  $n_{p\u00fav} = 2,2 \text{ mV}$  (viz. rovnice 2-10). Po zesílení bude tedy šum 22-krát vyšší než hledaný signál. Zařazením pásmové propusti se zlomovou frekvencí  $40 \text{ kHz}$  a poměrně vysokým faktorem kvality  $Q = 100$  docílíme snížení šumu na  $n_{bp} = 100 \mu\text{V}$  (viz. rovnice 2-11). Hledaný signál by v tomto případě bylo vzhledem k šumu pořád těžké měřit. V případě lock-in zesilovačů může faktor kvality dosahovat například  $Q = 10000$ . Úroveň šumu by byla tedy pouze  $n = 10 \mu\text{V}$ . [3]

$$n_{p\u00fav} = A \cdot e \cdot \sqrt{B} = 1000 \cdot 5 \cdot 10^{-9} \cdot \sqrt{200000} = 2,2 \text{ mV} \quad (2-10)$$

$$n_{bp} = A \cdot e \cdot \sqrt{\frac{f}{Q}} = 1000 \cdot 5 \cdot 10^{-9} \cdot \sqrt{\frac{40000}{100}} = 100 \mu\text{V} \quad (2-11)$$

Blokové schéma typického digitálního lock-in zesilovače s naznačeným zpracováním signálů je na obrázku č. 2.2. Referenční signál může být generován stejným zařízením kterým je měřen i vstupní signál nebo může být generován externě [1]. Pokud lock-in zesilovač používá externí referenční signál, tak tento signál dopředu nezná a musí ho měřit. Pokud si lock-in zesilovač generuje referenční signál sám, není již potřeba tento signál měřit, jelikož mikrokontrolér může například mít hodnoty generovaného signálu uložené v paměti a následně počítat s těmito hodnotami.

Aby při vzorkování měřeného signálu nebyl porušen vzorkovací teorém, může být před vstup A/D převodníku vložen anti-aliasingový filtr. Navzorkovaný měřený signál je následně vynásoben s referenčním signálem a s referenčním signálem posunutým o 90 stupňů. Nežádoucí střídavé složky jsou následně z obou výsledných signálů vyfiltrovány dolnoproustným filtrem. Z výsledných hodnot  $I$  a  $Q$  je již snadné dopočítat amplitudu a fázový posun hledaného signálu (viz. rovnice 2-8 a 2-9).



Obr. 2.2 – Blokové schéma digitálního lock-in zesilovače

Referenčním signálem lock-in zesilovače může být jakýkoliv periodický signál. Nejčastěji bývá používán sinusový nebo obdélníkový signál. V této práci budou řešeny lock-in zesilovače s oběma typy referenčního signálu. Generování sinusového signálu může být realizováno samotnými mikrokontroléry z řady STM32F, jelikož obsahují integrovaný D/A převodník. Další možností je využít audio codec, který je přítomný na STM32F4 Discovery kitu. V této práci budou vyzkoušeny obě možnosti a vybrána bude vhodnější metoda. Pro generování obdélníkového signálu je zbytečné používat D/A převodník. Elegantnějším řešením je například využití čítačů v PWM režimu.


Měření vstupních signálů lze také realizovat použitím samotných mikrokontrolérů z řady STM32F, jelikož obsahují integrované A/D převodníky. Důležitým požadavkem je zajistit časovou synchronizaci snímání vstupního signálu. Pokud lock-in zesilovač používá externí referenční signál, musí vzorkovat měřený i referenční signál současně. Pokud lock-in zesilovač používá pro zpracování interní referenční signál, tak je potřeba zajistit, aby generování referenčního signálu bylo synchronizované se vzorkováním měřeného signálu. V této práci bude řešen lock-in zesilovač jak se zpracováním externího referenčního signálu, tak se zpracováním interního referenčního signálu.

## 2.4. Číslicová filtrace

Jednou z částí číslicových lock-in zesilovačů jsou číslicové filtry. V lock-in zesilovačích se používají pro vyfiltrování nežádoucích složek ze signálů za blokem násobičky. Z tohoto důvodu je potřeba navrhnout a realizovat číslicový filtr. Tento filtr musí být typu dolní propust, jelikož je potřeba ze signálů vyfiltrovat jejich střídavé složky. Přestože se jedná o zdánlivě jednoduchý úkol, návrh číslicových filtrů bývá často považován za kritickou část návrhu, především s ohledem na omezený výkon mikroprocesorů [3]. V rámci realizovaných lock-in zesilovačů bylo navrženo několik číslicových filtrů a nakonec byl vybrán ten nejvhodnější.

### 2.4.1. FIR filtr

Základní rozdělení číslicových filtrů je na filtry s konečnou impulsní odezvou FIR a filtry s nekonečnou impulsní odezvou IIR. Filtry FIR jsou na rozdíl od IIR filtrů vždy stabilní. Výhodou FIR filtrů je možnost lineární fázové charakteristiky a konečná doba trvání přechodových jevů (například na počátku filtrování). Nevýhodou FIR filtrů je nutnost použití vyššího řádu filtru pro dosažení dostatečně strmých charakteristik útlumu v porovnání s IIR filtry [4]. Další nevýhodou FIR filtrů je nárůst zpoždění s růstem řádu filtru. Blokové schéma FIR filtru (přímá struktura) je na obrázku č. 2.3. Výpočet výsledného vyfiltrovaného signálu je uveden v rovnici 2-12.



Obr. 2.3 – Blokové schéma přímé struktury FIR filtru

$$y[n] = b_1x[n] + b_2x[n - 1] + \dots + b_kx[n - k]$$

$y[n]$  – výstupní hodnota

$x[n]$  – vstupní vzorky

$b$  – koeficienty násobiček (impulsní odezvy)


(2-12)

Pro dosažení dostatečně strmých charakteristik útlumu je zapotřebí vysokého řádu filtru [4]. Výpočtová náročnost FIR filtrů představuje pro navrhovaný lock-in zesilovač problém. Tento problém lze vyřešit použitím decimálního filtru. Decimace je

proces, kdy je snižována vzorkovací frekvence  $f_s$ . Snižováním vzorkovací frekvence se zároveň snižují požadavky na následný filtr. Výpočet výsledné vzorkovací frekvence  $f_{sM}$  po decimování signálu faktorem  $M$  je uveden v rovnici 2-13.


$$f_{sM} = \frac{f_s}{M} \quad (2-13)$$

Vlivem decimace může dojít k aliasingu. Aliasingu lze ale předejít omezením šířky pásma signálu, čehož dosáhneme vložením anti-aliasingového filtru před decimátor. Na obrázku č. 2.4 je zobrazeno blokové schéma tohoto zapojení.



Obr. 2.4 – Blokové schéma anti-aliasingového a decimačního filtru

Vliv decimace faktorem  $M=3$  na frekvenční spektrum signálu je zobrazeno na obrázku č. 2.5 [6]. Frekvenční spektrum původního signálu je zobrazeno v horní části obrázku (část *a*). Pro předejití aliasingu je omezena šířka pásma původního signálu anti-aliasingovým filtrem, který by měl potlačit všechny signály o frekvencích vyšších než  $f_s/(2 \cdot M)$  (obrázek 2.5, část *b*). Omezené frekvenční spektrum signálu anti-aliasingovým filtrem je zobrazeno na obrázku č. 2.5 v části *c*. Ve spodní části obrázku (část *d*) je zobrazeno spektrum signálu po decimaci s novou nižší vzorkovací frekvencí  $f_{sM} = f_s/M$ .



Obr. 2.5 – Vliv anti-aliasingového a decimačního filtru na spektrum signálu[6]

### 2.4.2. Jednoduchý klouzavý průměr

Klouzavý průměr je číslicový filtr typu dolní propust. Klouzavý průměr je jedním z nejčastěji používaných filtrů v DSP především pro svoji jednoduchou implementaci [7]. Impulsní odezva klouzavého průměru je konečná. Jedná se tedy o FIR filtr.

Algoritmus neváženého klouzavého průměru spočívá ve výpočtu průměrné hodnoty z určitého počtu vzorků. Počet vzorků odpovídá délce okna filtru. Po každém výpočtu průměrné hodnoty se vstupní vzorky o jeden vzorek posunou a výpočet se opakuje. Výpočet klouzavého průměru je uveden v rovnici 2-14 [7].

$$y[i] = \frac{1}{M} \sum_{j=0}^{M-1} x[i + j] \quad (2-14)$$

$y[]$  - výstupní hodnota


$x[]$  - vstupní vzorky

$M$  - velikost okna klouzavého průměru

Klouzavý průměr se především používá pro potlačení periodického rušení a krátkodobých výkyvů. S velikostí okna  $M$  ovšem roste jeho výpočetní náročnost, jelikož je potřeba si stále pamatovat  $M-1$  starších vzorků pro výpočet průměru.

### 2.4.3. Klouzavý průměr s exponenciálním zapomínáním

Zajímavou alternativou neváženého klouzavého průměru je klouzavý průměr s exponenciálním zapomínáním. Jedná se o filtr typu IIR (s nekonečnou impulsní odezvou). Klouzavý průměr s exponenciálním zapomínáním je číslicovou obdobou analogového RC filtru 1.řádu, který je zobrazen na obrázku č. 2.6. Tento obvod může být popsán diferenciální rovnicí 2-15.



Obr. 2.6 – Blokové schéma RC článku



$$x(t) = RC \frac{dy(t)}{dt} + y(t) = \tau \frac{dy(t)}{dt} + y(t) \quad (2-15)$$

$\tau$  – časová konstanta filtru

Rovnice 2-15 přeepsaná do číslicové podoby je uvedena v rovnici 2-16 [8].  
Rovnici 2-16 lze upravit do podoby uvedené v rovnici 2-17.

$$x_k = \tau \frac{y_k - y_{k-1}}{T_s} + y_k \quad (2-16)$$

$T_s$  – perioda vzorkování ( $T_s = \frac{1}{\text{vzorkovací frekvence}}$ )

$$y_k = \left( \frac{\tau}{\tau + T_s} \right) \cdot y_{k-1} + \left( \frac{T_s}{\tau + T_s} \right) \cdot x_k \quad (2-17)$$

Při použití substituce  $\alpha = \frac{\tau}{\tau + T_s}$  lze číslicový filtr typu klouzavý průměr s exponenciálním zapomínáním matematicky popsat podle rovnice 2-18 [8]. Parametr  $\alpha$  se nazývá konstanta vyhlazování. Výstupní hodnota filtru  $y_k$  je dána váženým součtem současné změřené hodnoty  $x_k$  a předchozí výstupní hodnoty filtru  $y_{k-1}$ . Mezi výhody tohoto filtru patří jeho jednoduchost, poměrně dobré filtrační vlastnosti a hlavně malá paměťová náročnost, jelikož výsledná vyfiltrovaná hodnota  $y$  v čase  $k$  je jediným číslem, které si je potřeba pamatovat při následném opakování výpočtu v čase  $k+1$ .

$$y_k = \alpha \cdot y_{k-1} + (1 - \alpha) \cdot x_k \quad (2-18)$$


Z rovnice 2-18 není na první pohled patrné proč se filtr nazývá exponenciální. Výpočet výsledné hodnoty filtru  $y_k$  v časech  $k=1,2,3,\dots,M$  je uveden v rovnicích 2-19. Z výpočtů uvedených v rovnicích 2-19 je zřejmé, že váhy ( $\alpha^0, \alpha^1, \dots, \alpha^{M-1}$ ) příchozích vzorků  $x$  v čase  $k$  tvoří geometrickou posloupnost, což je speciální případ exponenciální funkce.

$$\begin{aligned} k = 1: y_1 &= \alpha \cdot y_0 + (1 - \alpha) \cdot x_1 = (1 - \alpha) \cdot x_1, \text{ kde } y_0 = 0 \\ k = 2: y_2 &= \alpha \cdot y_1 + (1 - \alpha) \cdot x_2 = \alpha \cdot (1 - \alpha) \cdot x_1 + (1 - \alpha) \cdot x_2 \\ k = 3: y_3 &= \alpha \cdot y_2 + (1 - \alpha) \cdot x_3 \\ &= \alpha^2 \cdot (1 - \alpha) \cdot x_1 + \alpha \cdot (1 - \alpha) \cdot x_2 + (1 - \alpha) \cdot x_3 \\ k = M: y_M &= (1 - \alpha) \cdot [\alpha^{M-1} \cdot x_1 + \alpha^{M-2} \cdot x_2 + \dots + x_M] \end{aligned} \quad (2-19)$$

### 3. PROGRAMOVÉ ŘEŠENÍ LOCK-IN ZESILOVAČE S INTERNÍM REFERENČNÍM SIGNÁLEM

Jedním z cílů této práce bylo navrhnout a realizovat měřicí modul s interním číslicovým zpracováním digitalizovaného signálu. Měřicí modul by měl vykonávat funkci lock-in zesilovače s interním zpracováním referenčního signálu. Vzhledem k tomu, že výsledky této práce by měly sloužit pro výukové účely, budou v této práci navrhovány různé typy lock-in zesilovačů. Pro realizaci lock-in zesilovače s interním zpracováním referenčního signálu byl zvolen lock-in zesilovač spínačového typu.


Blokové schéma navrhovaného lock-in zesilovače je na obrázku č. 3.1. Navržený modul generuje obdélníkový referenční signál. Vzhledem k tomu, že modul zpracovává referenční signál interně, tak jej již není potřeba měřit. Lock-in zesilovač tedy používá pouze jeden A/D převodník, kterým snímá měřený signál. Následně je signál ponechán nebo je invertován v závislosti na právě generované úrovni referenčního signálu. Měřicí modul se tedy chová v podstatě jako řízený usměrňovač. Nakonec je signál vyfiltrován filtrem typu dolní propust. Výsledné hodnoty jsou odesílány do nadřazeného systému (PC) pomocí USB.



Obr. 3.1 - Blokové schéma digitálního lock-in zesilovače s interním ref.signálem

#### 3.1. Generování obdélníkového referenčního signálu

Lock-in zesilovač používá obdélníkový referenční signál. Tento signál je generován na vstupně-výstupním portu PA7 mikrokontroléru STM32F303. Pro jeho generování byl využit časovač Timer 1, který je nakonfigurován v PWM módu. Blokové schéma generování referenčního signálu je na obrázku č. 3.2. Na tomto obrázku je také znázorněn princip generování PWM pomocí časovače. Časovač čítá do hodnoty uložené v auto-reload registru (ARR). Časovač je nastaven tak, aby se vždy po dosažení této hodnoty a poloviny této hodnoty změnila výstupní úroveň signálu. Nastavená střída generované PWM je tedy 50%.




Obr. 3.2 – Generování referenčního obdélníkového signálu lock-in zesilovače

Frekvence referenčního signálu je nastavitelná uživatelem, ale samozřejmě může být pouze v mezích daných vlastnostmi použitého časovače [9][10]. Po obdržení požadavku na změnu frekvence je zavolána funkce pro nalezení kombinace hodnoty předděličky (PSC) a hodnoty auto-reload registru časovače pro generování signálu o požadované frekvenci. Vždy se však nemusí podařit nalézt takovou kombinaci těchto hodnot tak, aby mohl být signál generován přesně požadovanou frekvencí. V tom případě se nalezne taková kombinace těchto hodnot, která zajistí generování signálu o nejbližší možné nižší frekvenci.

### 3.2. Snímání signálů lock-in zesilovačem s interním zpracováním referenčního signálu

Navržený lock-in zesilovač používá při číslicovém zpracování referenční signál, který sám generuje. Vzhledem k tomu, že parametry tohoto signálu jsou pro mikrokontrolér známé, tak ho již není nutné vzorkovat A/D převodníkem. Z tohoto důvodu je vzorkován pouze měřený signál.

Integrované A/D převodníky v STM32F303 umožňují vzorkovat pouze signály o kladném napětí. Vzhledem k tomu, že měřený signál je symetrický kolem 0V, tak je potřeba jeho napěťové úrovně posunout pomocí analogových obvodů. Toto je zobrazeno na obrázku č. 3.3. Měřený signál je složen z obdélníkového referenčního signálu a sinusového rušivého signálu. Měřený signál je posunut o polovinu napájecího napětí A/D převodníku pomocí analogových obvodů a až následně je vzorkován. Signál byl posunován pomocí obvodů (desky plošných spojů), jejíž návrh je popsán v kapitole 4.2 a 4.3. Před A/D převodníkem může ještě být předřazen anti-aliasingový filtr, aby nebyl porušen při následném vzorkování vzorkovací teorém. V navržené aplikaci nebyl anti-aliasingový filtr použit, jelikož je měřený signál vzorkován dostatečně vysokou frekvencí (desítky kHz).




Obr. 3.3 – Posun a snímání měřeného signálu

Vzorkování měřeného signálu A/D převodníkem je spouštěno nastavenou frekvencí pomocí časovače. Pokud není vzorkování přerušeno uživatelem (například při nastavení nové vzorkovací frekvence), tak probíhá stále dokola bez přerušování. Data jsou přesouvána z A/D převodníku do paměti pomocí DMA (bez účasti aritmeticko-logické jednotky procesoru). Díky tomu je ušetřen výkon procesoru, jelikož není těmito přenosy zatěžován. Vzorkovací frekvence je pevně spjata s frekvencí referenčního signálu, jelikož to musí být její celistvý sudý násobek. Uživatel může vzorkovací frekvenci nastavit (zvolit počet vzorků na jednu periodu referenčního signálu).

### 3.3. Číslicové zpracování signálů lock-in zesilovače s interním zpracováním referenčního signálu

Při návrhu lock-in zesilovače byl kladen důraz na to, aby pracoval v real-time režimu. Z tohoto důvodu bylo potřeba navrhnout číslicové zpracování signálů tak, aby probíhalo průběžně. Po každém odběru vzorku A/D převodníkem je vyvoláno přerušování ve kterém je provedeno číslicové zpracování nově odebraného vzorku.

Číslicové zpracování měřeného signálu je zobrazeno na obrázku č. 3.4. Měřený signál se nejprve převede do oboru hodnot  $\langle -1; 1 \rangle$ . Následně je invertován, pokud je právě generována nižší úroveň referenčního signálu (logická 0). Pokud je naopak generována vyšší úroveň referenčního signálu (logická 1), tak je měřený signál ponechán. Jedná se v podstatě o princip řízeného usměrňovače. Právě generovaná úroveň je na obrázku č. 3.4 znázorněna černou přerušovanou čarou. Dále je signál vyfiltrován pomocí číslicového filtru. Výstupní signál z číslicového filtru je stejnosměrný. Tento signál odpovídá amplitudě hledaného užitečného signálu v oboru hodnot  $\langle -1; 1 \rangle$ . Nakonec je velikost signálu přepočítána zpět na napěťové úrovni v rozmezí -1,5V až 1,5V.



Obr. 3.4 – Číslicové zpracování signálů lock-in zesilovače

### 3.3.1. Návrh filtru typu klouzavý průměr s exponenciálním zapomínáním

Pro vyfiltrování nežádoucích střídavých složek z usměrněného signálu byl navržen číslicový filtr typu dolní propust. Vzhledem k tomu, že byl při návrhu kladen důraz na to, aby lock-in zesilovač pracoval „co nejvíce“ v real-time režimu, tak bylo důležité, aby každý nový vzorek signálu byl hned následně vyfiltrován v čase mezi jednotlivými odměry A/D převodníku. Z toho vyplývalo, že číslicový filtr by neměl být příliš náročný na výpočetní výkon. Těmto požadavkům vyhovoval filtr typu klouzavý průměr s exponenciálním zapomínáním.

Parametry filtru klouzavý průměr s exponenciálním zapomínáním jsou dány konstantou vyhlazování  $\alpha$ . Klíčovou částí návrhu filtru je tedy správné zvolení tohoto parametru, který může být pouze v rozmezí mezi 0 a 1. V krajních polohách, pokud  $\alpha = 0$ , tak výstup není vůbec filtrován a naopak pokud  $\alpha = 1$ , tak nejsou uvažovány nově přichozí vzorky. Výpočet konstanty vyhlazování  $\alpha$  je uveden v rovnici 3-1, kde  $\tau$  je časová konstanta filtru a  $f_s$  je vzorkovací frekvence. Vzorkovací frekvence je zvolená uživatelem. Návrh parametru  $\alpha$  spočívá tedy především na zvolení časové konstanty filtru. Čím vyšší je časová konstanta filtru, tím nižší je zlomová frekvence filtru  $f_c$  (rovnice 3-2), ale také tím delší je časová odezva filtru. Z tohoto důvodu byl zvolen určitý kompromis. Časová konstanta navrženého filtru je  $\tau = 0,27776$  s. Výsledná konstanta vyhlazení  $\alpha$  je vypočítána na základě zvolené vzorkovací frekvence a výše uvedené časové konstanty filtru.

$$\alpha = \frac{\tau}{\tau + \frac{1}{f_s}} = \frac{0,27776}{0,27776 + \frac{1}{f_s}} \quad (3-1)$$

$$f_c = \frac{1}{2\pi \cdot \tau} = \frac{1}{2\pi \cdot 0,27776} = 0,57\text{Hz} \quad (3-2)$$

### 3.4. Komunikace s nadřazeným systémem

Měřicí modul lze ovládat pomocí nadřazeného systému (PC). Pro komunikaci mezi modulem a PC bylo využito USB. Vzhledem k tomu, že programování komunikace po USB nebylo předmětem této práce, tak zdrojové kódy byly převzaty z [11]. Aby mohl být navrhovaný modul ovládán pomocí jakéhokoliv volně šiřitelného terminálového programu, tak používá rozhraní USB Virtual Com Port.

Měřicí modul podporuje několik příkazů. Po příjmu příkazu je nejdříve rozhodnuto o jaký příkaz se jedná. Následně je zkontrolován formát přijatých dat (například, zda jsou přijaté znaky čísla). Nakonec je požadavek vykonán. Seznam všech příkazů a dotazu, které modul podporuje, je uveden v tabulce č. 1.


Tab. 1 - Seznam implementovaných příkazů v lock-in zesilovači

Příkaz	Popis	Příklad použití
*RST	Resetování přístroje	*RST\n
*IDN?	Dotaz na identifikační údaje přístroje	*IDN?\n
freq	Nastavení referenční frekvence lock-in zes. [Hz]	freq 120\n
samp	Nastavení vzorkovací frekvence (počet vzorků na jednu periodu referenčního signálu)	samp 64\n

### 3.5. Ověření funkčnosti navrženého lock-in zesilovače s interním zpracováním referenčního signálu v demonstrační úloze

Navržený lock-in zesilovač bude použit pro výukové účely v laboratorní úloze [12]. V této laboratorní úloze je v současné době používán analogový lock-in zesilovač a zastaralý generátor referenčního signálu. Tuto úlohu lze snadno rozšířit o číslicový lock-in zesilovač a prakticky tak demonstrovat funkci a využitelnost číslicových lock-in zesilovačů.

Blokové schéma zapojení laboratorní úlohy s použitím navrhovaného lock-in zesilovače je na obrázku č. 3.5. Lock-in zesilovač generuje referenční signál (PWM), kterým je řízeno spínání LED diody  $D_2$ . Osvětlení je snímáno fotodiodou  $D_3$ . Zapojení fotodiody je bez předpětí. Stejnoseměrná složka proudu z fotodiody protéká rezistorem  $R_7$  na zem (GND), střídavá složka postupuje kondenzátorem  $C_1$  do vstupu převodníku proud-napětí ( $OZ_3$  a  $R_8$ ) [12]. Výstupní signál z převodníku proud-napětí představuje měřený signál lock-in zesilovače.



Obr. 3.5 – Použití lock-in zesilovače v laboratorní úloze

Zapojení na obrázku č. 3.5. představuje praktický příklad využití lock-in zesilovačů. Uvedené zapojení lze v praxi použít například pro realizaci optoelektronického snímače indikujícího přítomnost překážky. Díky lock-in zesilovači nereaguje snímač na okolní rušivé vlivy (světlo).

Funkčnost navrženého lock-in zesilovače byla ověřena v zapojení, které je zobrazeno na obrázku č. 3.5. Lock-in zesilovač měřil amplitudu užitečného signálu, který byl vytvářen blikající LED diodou o frekvenci referenčního signálu. Efektivní hodnota napětí užitečného signálu  $U_{sig\_rms}$  byla nastavena na nízkou úroveň, přibližně 50 mV. Užitečný signál byl snímán fotodiodou v přítomnosti rušivého signálu, který byl vytvářen zářivkou. Měření bylo provedeno pro efektivní hodnoty rušení  $U_{noise\_rms}$  v rozmezí 0 mV až 800 mV. Efektivní hodnoty napětí byly měřeny multimetrem Agilent 34401A. Fotodokumentace této demonstrační úlohy je v příloze A.

Výsledné změřené hodnoty pořízené při ověřování funkčnosti navrženého lock-in zesilovače jsou uvedeny v tabulce č. 2. Měření bylo provedeno pro různé frekvence referenčního signálu  $f_{ref}$  od 180 Hz do 720 Hz. Počet měřených vzorků A/D převodníkem na jednu periodu referenčního signálu byl vždy 80. Počet měření  $n$  udává počet naměřených výsledných hodnot pro vyhodnocení jedné série měření. Z  $n$  naměřených hodnot byla vždy vypočítána jejich směrodatná odchylka  $s$  a střední hodnota  $\bar{x}$  udávající průměrnou změřenou amplitudu. Pro každou střední hodnotu napětí  $\bar{x}$  byla vypočítána její odchylka od střední hodnoty napětí změřené s nulovým přidaným rušením.

Tab. 2 – Výsledky měření lock-in zesilovače s interním zpracováním ref.s.

$f_{ref}$ [Hz]	$U_{noise\_rms}$ [mV]	$n$	$\bar{x}$ [mV]	$s$ [mV]	$\delta$ [mV]
180	0	44	47,050	0,0166	-
	200	59	47,014	0,1636	-0,036
	400	46	46,993	0,1908	-0,058
	600	42	47,042	0,3007	-0,008
	800	45	47,129	0,3883	0,079
240	0	65	47,098	0,0125	-
	200	42	47,134	0,0919	0,036
	400	44	47,153	0,1772	0,055
	600	65	47,327	0,2374	0,229
	800	34	47,402	0,3356	0,304
360	0	63	47,165	0,0203	-
	200	41	47,247	0,0563	0,082
	400	45	47,314	0,0975	0,149
	600	88	47,307	0,1860	0,142
	800	35	47,463	0,2301	0,298
480	0	30	46,980	0,0080	-
	200	53	47,045	0,0727	0,065
	400	30	47,045	0,0877	0,065
	600	40	47,034	0,1333	0,054
	800	51	47,151	0,1784	0,171
720	0	49	47,136	0,0091	-
	200	38	47,075	0,0482	-0,061
	400	45	47,162	0,0923	0,026
	600	44	47,191	0,1141	0,055
	800	39	47,309	0,1194	0,173

$f_{ref}$  – frekvence referenčního signálu

$U_{noise\_rms}$  – efektivní hodnota napětí rušení

$n$  – počet změřených hodnot

$\bar{x}$  – střední hodnota změřených hodnot amplitudy užitečného signálu

$s$  – směrodatná odchylka změřených hodnot amplitudy užitečného signálu

$\delta$  – odchylka od střední hodnoty amplitudy signálu bez přidaného rušení

Z výsledků měření uvedených v tabulce č. 2 je patrné, že střední hodnoty amplitudy měřené při frekvenci referenčního signálu 180 Hz až 720 Hz a efektivní hodnotě přidaného rušení  $U_{noise\_rms}$  0 mV až 800 mV jsou velmi consistentní s rozdílem necelých 0,5 mV mezi nejvyšší a nejnižší střední hodnotou. Při zvyšující se hodnotě přidaného rušení se zvyšoval i rozptyl měřených hodnot. Nejvýrazněji se tento trend projevil u signálu s frekvencí 180 Hz. To mohlo být způsobeno nejnižší nastavenou vzorkovací frekvencí (14,4 kHz). Ani v tomto případě však rozdíl mezi minimální změřenou hodnotou při  $U_{noise\_rms} = 0$  V a maximální hodnotou změřenou při  $U_{noise\_rms} = 800$  mV nedosahoval ani 1 mV. Celkově lze konstatovat, že hodnota referenční frekvence signálu ani přidaného rušení, ve zvoleném rozmezí, výsledky měření významně neovlivňovala. Nejmenší rozptyl hodnot však vykazoval soubor všech měření při  $f_{ref} = 720$  Hz, kdy rozdíl mezi nejvyšší a nejnižší naměřenou hodnotou




amplitudy byl pouhých 0,6 mV. To mohlo být způsobeno nejvyšší nastavenou vzorkovací frekvencí (57,6 kHz). Při ostatních frekvencích  $f_{\text{ref}}$  byl tento rozdíl vyšší (0,8 až 1,5 mV), ovšem ani v těchto případech nebyl z praktického hlediska významný. Z naměřených hodnot je patrné, že bylo dosaženo relativně dobrých výsledků.

## 4. PROGRAMOVÉ A OBVODOVÉ ŘEŠENÍ LOCK-IN ZESILOVAČE S EXTERNÍM REFERENČNÍM SIGNÁLEM

Dalším z cílů této práce bylo navrhnout a realizovat měřicí modul vykonávající funkci lock-in zesilovače se zpracováním externího referenčního signálu. Pro demonstrační účely bude typ tohoto lock-in zesilovače odlišný od typu lock-in zesilovače popsaného v kapitole č. 3. Pro realizaci lock-in zesilovače se zpracováním externího referenčního signálu byl zvolen typický lock-in zesilovač se zpracováním sinusového referenčního signálu.

Blokové schéma tohoto lock-in zesilovače je na obrázku č. 4.1. Vzhledem k tomu, že modul zpracovává externí referenční signál, je nutno referenční signál měřit. Lock-in zesilovač tedy používá dva A/D převodníky, kterými snímá měřený a referenční signál. Následně jsou signály zpracovány pomocí synchronní detekce a číslicových filtrů. Výsledné hodnoty jsou odesílány do nadřazeného systému (PC) pomocí rozhraní USART.



Obr. 4.1 – Blokové schéma digitálního lock-in zesilovače s externím ref.signálem


### 4.1. Generování sinusového referenčního signálu

Pokud by uživatel nedisponoval externím zdrojem referenčního signálu, měl by mít možnost použít referenční signál generovaný lock-in zesilovačem. Z tohoto důvodu bude navrhovaný modul generovat sinusový referenční signál. Tento signál ovšem nebude interně svázan s měřeným signálem. Jednou z možností generování referenčního signálu je použití audio codeců CS43L22 přítomného na STM32F4 Discovery kitu. Další z možností je využití interního D/A převodníku mikrokontroléru STM32F303. Tento druhý způsob je zobrazen na obrázku č. 4.1.

#### 4.1.1. Generování signálu pomocí Audio DAC CS43L22

Referenční sinusový signál o přesně dané frekvenci může být generován například pomocí audio codecu CS43L22, který je na STM32F4 Discovery kitu. Toto řešení má několik výhod. Audio codec umožňuje generovat symetrické signály díky přítomnosti nábojových pump, které generují záporné napětí pro napájení integrovaných operačních zesilovačů [13]. Další výhodou je, že výstup by měl být již vyfiltrovaný. Díky tomu by již nebylo potřeba připojovat k STM32F4 Discovery kitu téměř žádné externí obvody. Na druhou stranu má toto řešení i nevýhody, jako je například obtížná přenositelnost řešení na jiné mikrokontroléry.


Externí codec CS43L22 se ovládá pomocí sériového rozhraní I2C. Posílání audio dat probíhá po vysokorychlostním sériovém rozhraní I2S. Blokové schéma generování signálů pomocí Audio codecu je na obrázku č. 4.2.



Obr. 4.2 - Blokové schéma generování signálu pomocí Audio codecu CS43L22


Pro využívání audio codecu tedy bylo potřeba nejdříve správně inicializovat všechny hodinové signály, vstupně-výstupní porty a I2C s I2S. Jako hodinový signál pro CS43L22 je využit hodinový signál I2S (MCLK), který byl nastaven na frekvenci 48 kHz. Tato frekvence odpovídá vzorkovací frekvenci výstupního signálu. Následně již bylo možné inicializovat samotný CS43L22. Nastavení audio codecu probíhá pomocí čtení a zapisování do jeho registrů pomocí I2C. Po dokončení inicializace již probíhá pouze odesílání předem napočítaných vzorků z STM32F407 do CS43L22 pomocí rozhraní I2S.

Na obrázku č. 4.3 je výstupní sinusový signál z CS43L22. Z obrázku je vidět, že výstupní signál je poměrně dost zašuměný. Na obrázku č. 4.4 je zobrazeno jeho frekvenční spektrum. Největší ruch je přibližně v okolí 48 kHz, což je vzorkovací frekvence výstupního signálu.



Obr. 4.3 - Výstupní sinusový signál z audio codec CS43L22

Audio codec CS43L22 v zapojení na STM32F4 Discovery kitu bohatě dostačuje pro poslech hudby sluchátky, ale jeho využití pro generování signálů v přesných aplikacích není možné. Z tohoto důvodu nebude audio codec CS43L22 použit pro generování referenčního signálu lock-in zesilovače v této diplomové práci.




Obr. 4.4 – Frekvenční spektrum výstupního sinusového signálu z audio DAC CS43L22

#### 4.1.2. Generování signálu pomocí interního D/A převodníku STM32F303


Generování referenčního signálu může být vyřešeno pomocí interního 12-ti bitového D/A převodníku mikrokontroléru STM32F303. Toto řešení má řadu výhod. Jednou z výhod je, že se v tomto případě nemusí k Discovery kitu již připojovat žádný externí obvod generující referenční signál. Mezi další výhody patří například snadná konfigurovatelnost D/A převodníku a také snadná přenositelnost na jiné procesory řady STM32F. Se všemi procesory řady STM32F se pracuje velice podobně a zdrojový kód je mezi jednotlivými mikrokontroléry přenositelný jen s velice málo úpravami.

Použití interního D/A převodníku má avšak i své nevýhody. Výstupní signál z D/A převodníku má schodovitý průběh. Z tohoto důvodu je potřeba tento signál ještě vyhladit pomocí filtru. Další nevýhodou použití integrovaného D/A převodníku v aplikaci jako lock-in zesilovač je, že generuje pouze napětí v rozmezí mezi nulou a napájecím napětím převodníku (maximálně 3,6V u STM32F303 [9]). Lock-in zesilovač by ovšem měl generovat referenční signál symetrický kolem 0V. Z tohoto důvodu je potřeba signál generovaný D/A převodníkem ještě posunout pomocí externích analogových obvodů tak, aby neobsahoval stejnosměrnou složku. Toto je zobrazeno na obrázku č. 4.5.




Obr. 4.5– Úprava výstupního signálu D/A převodníku pro použití v lock-in zesilovači

Na obrázku č. 4.6 je znázorněn použitý princip pro generování referenčního signálu. Hodnoty jednotlivých vzorků sinusového průběhu jsou předem vypočteny a uloženy ve FLASH paměti. Tyto vzorky jsou potom stále dokola přesouvány v přesných časových intervalech z paměti do D/A převodníku pomocí DMA. Frekvence generování signálu je dána nastavením časovače, který trigruje D/A převodník.



Obr. 4.6 - Blokové schéma generování signálu pomocí interního DAC

Na obrázku 4.7 vlevo je generovaný signál složený z 512-ti vzorků. Na základě výše uvedených výhod tohoto řešení a výsledného průběhu bude toto řešení použito v této diplomové práci. Pokud se signál přiblíží, tak je patrné, že generovaný signál má schodovitý průběh. Toto je zobrazeno na obrázku č. 4.7 vpravo. Proto je potřeba signál ještě vyhladit pomocí filtru. Počet vzorků v jedné periodě signálu (vzorkovací frekvence) ovlivňuje požadavky na následný filtr. Zvyšování počtu vzorků, z nichž je signál složen, snižuje nároky kladené na filtr.




Obr. 4.7 - Výstupní sinusový signál z DAC – 2 periody (vlevo), přiblížený (vpravo)

## 4.2. Snímání referenčního a měřeného signálu lock-in zesilovačem


Navrhovaný lock-in zesilovač používá externí referenční signál. Z tohoto důvodu je potřeba vzorkovat jak měřený signál, tak i referenční signál. Pro vzorkování měřeného a referenčního signálu byly využity dva integrované A/D převodníky mikrokontroléru STM32F303.

Napěťové úrovně vstupních signálů je potřeba posunout před jejich vzorkováním. Toto je zobrazeno na obrázku č. 4.8. Pro posun měřeného a referenčního signálu o polovinu napájecího napětí A/D převodníku byly navrženy analogové obvody a DPS popsané v kapitole 4.3. Před A/D převodníkem, který snímá měřený signál, by měl být předřazen anti-aliasingový filtr, aby nebyl porušen při následném vzorkování vzorkovací teorém.



Obr. 4.8 - Úprava vstupních signálů lock-in zesilovače

Pro vzorkování signálů A/D převodníky byl zvolen simultánní duální režim [14]. Blokové schéma tohoto režimu je zobrazeno na obrázku č. 4.9. Vzorkování oběma A/D převodníky probíhá současně, vždy po přijetí spouštěcího impulsu od časovače. Mezi výhody tohoto režimu patří například využití pouze jedné DMA pro přenos dat z obou A/D převodníků do paměti.



Obr. 4.9 - Blokové schéma použitého simultánního duálního módu A/D převodníků [14]

Přenos dat z A/D převodníků do paměti byl realizován pomocí jedné DMA. Počet vzorků přenesených v jednom cyklu závisí na zvolené vzorkovací frekvenci. Počet vzorků je roven 1024 plus počet vzorků v polovině periody referenčního signálu. Tento způsob byl zvolen, aby při následném zpracování mohl být referenční signál v paměti posunut o 90 stupňů. Vždy po přenesení poloviny z celkového počtu vzorků v jednom cyklu je vyvoláno přerušení, během něhož jsou změřená data zpracována. Tento způsob byl zvolen, aby během snímání a přenosu dat v druhé polovině cyklu mohla být současně zpracovávána změřená data v první polovině cyklu a naopak. Při vysokých vzorkovacích frekvencích se může stát, že dorazí nové vzorky, zatímco staré ještě nebyly zpracovány. V tomto případě byl pro zpracování dat použit v podstatě binární semafor. Dokud nejsou stará data zpracována, tak nově příchozí data nejsou uvažována.


Vzorkovací frekvence A/D převodníku je pevně spjatá s frekvencí referenčního signálu. Pro správné měření je ovšem nutné zajistit, aby byl vždy změřen celistvý počet period referenčního signálu. Frekvence referenčního signálu může být zadána ručně

uživatelé nebo může být také nastavena automaticky. Po stisknutí modrého tlačítka na STM32F3 Discovery kitu změří modul frekvenci referenčního signálu pomocí Timeru 2 a podle změřené hodnoty nastaví vzorkovací frekvenci A/D převodníků.

### 4.3. Návrh externích obvodů lock-in zesilovače

#### 4.3.1. Úprava výstupního signálu z D/A převodníku

Výstupní signál z D/A převodníku má schodovitý průběh (vliv zeroth-order hold). Z tohoto důvodu je potřeba tento signál ještě vyhladit pomocí filtru. Dalším problémem je, že D/A převodník generuje pouze kladné napětí. Výstupní signál je tedy ještě potřeba posunout tak, aby byl symetrický kolem 0V. Jelikož výstupní signál z interního D/A převodníku STM32F303 zcela neodpovídá požadovanému tvaru referenčního signálu pro lock-in zesilovač, je potřeba navrhnout externí obvody pro jeho úpravu. Blokové schéma úpravy výstupního signálu je na obrázku č. 4.10.




Obr. 4.10 - Blokové schéma úpravy výstupního signálu

#### Návrh analogového filtru

Převod signálu z digitální do analogové podoby lze dosáhnout teoreticky generováním impulzů. Frekvenční spektrum takového signálu je zobrazeno na obrázku č. 4.11 černou barvou. Zařazením dolnoproústného filtru za D/A převodník můžeme ve frekvenčním spektru dosáhnout odstranění periodicky se opakujících obrazů vyskytujících se nad polovinu vzorkovací frekvence  $f_s$  (Nyquistova frekvence). Minimální požadavky na tento filtr jsou, aby propustil signály o frekvenci generovaného signálu a naopak, aby potlačil všechny signály, jejichž frekvence je vyšší než polovina vzorkovací frekvence generovaného signálu.





Obr. 4.11 - Spektrum impulzního průběhu a sinc


Klasické D/A převodníky negenerují signál pomocí impulzů, ale do příchodu nového vzorku udržují konstantní hodnotu napětí posledního generovaného vzorku (zeroth-order hold). Výsledný průběh je tedy schodovitý. Zeroth-order hold se projevuje ve frekvenční oblasti tak, že frekvenční spektrum impulzního průběhu je ještě vynásobeno funkcí  $\text{sinc}(\pi f/f_s)$ . Funkce  $\text{sinc}(\pi f/f_s)$  je znázorněna na obrázku č. 4.11 modrou barvou [7].

Kromě potlačení všech signálů, jejichž frekvence je vyšší než Nyquistova frekvence, je k dokonalému převodu digitálního signálu do jeho analogové podoby potřeba zesílit všechny signály o funkci reciprokovou k funkci  $\text{sinc}(\pi f/f_s)$ . Negativní vliv zeroth-order na frekvenční spektrum signálu může být vyřešen čtyřmi způsoby [7]:

- Navrhnout analogový filtr uvažující funkci  $1/\text{sinc}(\pi f/f_s)$ ,
- Upravit generované vzorky v paměti
- Použít metody digitálního zpracování signálů (multirate techniques)
- Pouze počítat s vlivem  $\text{sinc}(\pi f/f_s)$  na výsledný signál


Generovaný referenční signál se skládá pouze ze signálu o jedné frekvenci a tento signál bude opět vzorkován. Z tohoto důvodu může být vliv zeroth-order hold zanedbán a v této práci bude tedy použit poslední z výše uvedených přístupů. Generovaný referenční signál bude po filtraci pouze mírně zeslabený, což nemá žádný negativní vliv na funkci lock-in zesilovače.

Analogový DP filtr byl navržen v softwaru FilterPro 2.0. Schéma navrženého filtru je na obrázku č. 4.12. Pro svoji jednoduchost a absenci induktorů byl zvolen filtr topologie Sallen-Key.



Obr. 4.12 - Elektrické schéma filtru

Navržený filtr je typu aproximace Butterworth. Tato nejčastěji používaná aproximace vyniká plochým průběhem v propustném pásmu a je pokládána za určitý kompromis mezi jednotlivými aproximacemi. Realizovaný filtr má mezní frekvenci 30 kHz. Tato frekvence je tedy zároveň přibližně maximální frekvence jakou může být generován referenční signál STM32F3 Discovery kitem. Na této frekvenci je útlum signálu o 3 dB. Kromě zlomové frekvence je dalším důležitým parametrem filtru jeho řád. Čím vyšší řád, tím je filtr komplikovanější, ale také je tím vyšší strmost útlumu. Navržený filtr má 8 pólů, což je také určitý kompromis mezi komplikovaností filtru a jeho vlastnostmi. Frekvenční charakteristika navrženého filtru je na obrázku č. 4.13.



Obr. 4.13 - Frekvenční charakteristika navrženého filtru


Zvláštní pozornost je potřeba věnovat výběru operačních zesilovačů. V této práci byly použity symetricky napájené operační zesilovače OPA2743 [15]. Všechny operační zesilovače použité v zapojení používají symetrické napájení  $\pm 5V$ . Jelikož napájení může krátkodobě kolísat, tak co nejlépe napájecích vstupů operačních zesilovačů byly vloženy 100 nF blokovací kondenzátory. Některé základní vlastnosti použitých operačních zesilovačů OPA2743 jsou uvedeny níže.

- Offset: 10  $\mu V/V$
- Gain bandwidth product (součin šířky pásma a příslušného zesílení): 7 MHz
- Slew rate (rychlost přeběhu): 10 V/ $\mu s$
- Bias current (vstupní klidové proudy): 1 pA (typicky)
- Noise (šum): 30 nV/ $\sqrt{Hz}$  (při 10kHz)

### Posun a oddělení signálu

Výstupní signál je nutné posunout o polovinu napájecího napětí D/A převodníku, protože musí být symetrický kolem 0V. To je možné provést zařazením kondenzátoru do výstupního obvodu. Kondenzátor odstraní stejnosměrnou složku signálu a tím se dosáhne požadovaného posunu střídavé složky referenčního signálu.


Na obrázku č. 4.12 je navržený obvod pro posun a impedanční oddělení signálu. Operační zesilovač OA<sub>5</sub> je zapojen jako tzv. „napěťový sledovač“. Za kondenzátorem se nachází odpor k zemi pro zajištění cesty pro stejnosměrnou složku k zemi. Tento odpor by měl být vysoký, v řádu stovek k $\Omega$ . Z obrázku č. 4.14 je zřejmé, že C<sub>9</sub> a R<sub>9</sub> tvoří derivační článek. Frekvenční charakteristika derivačního článku je typu horní propust, tj. propustí pouze signály jejichž frekvence je vyšší než mezní frekvence filtru. Výpočet mezní frekvence je uveden v rovnici 4-1. Z výsledku výpočtu je zřejmé, že navržený derivační článek propustí referenční signál lock-in zesilovače.



4.14 – Obvod pro posun a impedanční oddělení signálu

$$f_c = \frac{1}{C_1 \cdot R_1} = \frac{1}{100 \cdot 10^{-9} \cdot 1 \cdot 10^6} = 10 \text{ Hz} \quad (4-1)$$


Výsledný sinusový signál z D/A převodníku upravený navrženými obvody (vyfiltrovaný, posunutý a impedančně oddělený) je zobrazen na obrázku č. 4.15 vlevo. Na obrázku č. 4.15 vpravo je tento signál přiblížený.



Obr. 4.15 – Signál z D/A převodníku vyfiltrovaný navrženým filtrem (vpravo-přiblížený)

### 4.3.2. Úprava vstupních signálů do A/D převodníků


Vstupní signály do měřicích modulů mají kladné i záporné napětí. Použité A/D převodníky umožňují ale snímat pouze signály v rozmezí od 0V do napájecího napětí A/D převodníku. Vstupní signály je proto potřeba upravit do vhodného tvaru pro interní A/D převodníky STM32F303. Blokové schéma úpravy vstupních signálů je na obrázku č. 4.16. Vstupní signály je vhodné nejdříve impedančně oddělit. Dále je potřeba je posunout tak, aby byl vstupní referenční signál symetrický kolem stejné hodnoty jako generovaný referenční signál D/A převodníkem, tzn. v tomto případě kolem poloviny napájecího napětí A/D převodníku. Nakonec je dobré chránit A/D převodník proti záporným a příliš velkým signálům pomocí ochranného obvodu.



4.16 - Blokové schéma úpravy výstupního signálu

## Oddělení a posun signálu

Na obrázku č. 4.17 je obvod pro impedanční oddělení vstupního signálu a posun jeho napěťových úrovní nahoru o polovinu napájecího napětí A/D převodníku. Operační zesilovač OA<sub>6</sub> je zapojen jako „napěťový sledovač“ a operační zesilovač OA<sub>7</sub> jako tzv. „neinvertující sumátor“.



4.17 – Obvod pro posun vstupního signálu o  $V_{DD}/2$

Výpočet výstupního napětí  $u_{out}(t)$  z OA<sub>7</sub> je uveden v rovnici 4-2. Operační zesilovač OA<sub>7</sub> má dva vstupy – střídavý průběh  $u_1(t)$  přivedený na vstup OA<sub>6</sub> a konstantní napětí  $V_{DD}$ , o jehož polovinu je potřeba posunout střídavý průběh. Napětí  $V_{DD}/2$  je rovno polovině napájecího napětí A/D a D/A převodníku. Toto napětí bylo vytvořeno napěťovým děličem - odpory  $R_{13}$  a  $R_{14}$ . Pro dosažení nejmenšího napěťového offsetu způsobeného vstupními klidovými proudy musí hodnoty odporů splňovat podmínku podle rovnice 4-3.


$$u_{OUT}(t) = \left(1 + \frac{R_{17}}{R_{19}}\right) \cdot \left(\frac{u_1(t) \cdot R_{15} + u_2(t) \cdot R_{14}}{R_{11} + R_{15}}\right) \quad (4-2)$$

$$R_{17} \parallel R_{19} = R_{11} \parallel (R_{15} + (R_{13} \parallel R_{14})) \quad (4-3)$$

## Ochranný obvod


Před vstupy A/D převodníků je potřeba vložit ochranné obvody, aby nemohlo dojít k poškození vstupů mikrokontroléru. Použité vstupy A/D převodníků jsou pouze 3,3V tolerantní [16]. Proti vyššímu napětí byla navržena tranzistorová přepěťová ochrana, jejíž schéma je na obrázku č. 4.18 [17]. Pokud je na vstupu do ochranného obvodu napětí vyšší než součet napětí na bázi tranzistoru  $T_1$  a napětí přibližně 0,5V, tak se tranzistor začne otevírat. Naopak pokud je napětí na vstupu do ochranného obvodu nižší, tak tranzistor  $T_1$  zůstane uzavřený a neprotéká jím žádný proud.

Jako ochrana proti zápornému napětí byla do obvodu vložena Schottkyho dioda  $D_1$  zapojená v závěrném směru, paralelně k vstupu A/D převodníku. Po přivedení záporného napětí na vstup ochranného obvodu se na vstupu do A/D převodníku objeví menší záporné napětí dané úbytkem napětí na PN přechodu diody. Toto napětí neohroží vstup mikrokontroléru [16].



Obr. 4.18 – Obvod pro ochranu vstupů mikrokontroléru

Na obrázku č. 4.19 je zobrazena pomocí osciloskopu úprava signálů realizovanými vstupními obvody lock-in zesilovače. Vstupní signál je zobrazen červenou barvou. Tento signál je následně posunut o polovinu napájecího napětí A/D převodníku. Vzhledem k tomu, že však má příliš velkou amplitudu (3 V), tak jsou jeho napěťové úrovně omezeny ochranným obvodem, aby nedošlo k poškození A/D převodníku. Výsledný signál vstupující do A/D převodníku je zobrazen na obrázku č. 4.19 modrou barvou.




Obr. 4.19 – Úprava signálu vstupními obvody lock-in zesilovače

### 4.3.3. Obvod napájení

Operační zesilovače použité pro úpravu vstupních a výstupních signálů lock-in zesilovače vyžadují kladné i záporné napájení, jelikož jsou napájeny symetricky. Z tohoto důvodu bylo potřeba vyřešit otázku vytvoření záporného napětí, jelikož na STM32F3 Discovery kitu se nachází pouze kladné napětí.

Pro vytvoření záporného napětí  $-5V$  z kladného napětí  $+5V$  byl použit obvod ICL7660, který funguje na principu „nábojové pumpy“ s využitím externích kondenzátorů C18 a C19. Zapojení tohoto obvodu je na obrázku č. 4.20. Kondenzátor C20 je použit pro blokování napájení.




Obr. 4.20 – Obvod pro vytvoření záporného napětí

Nevýhodou tohoto zapojení je, že s rostoucí zátěží klesá absolutní hodnota výstupního napětí. Výstupní napětí z ICL7660 je použito pouze pro napájení operačních zesilovačů. Jelikož výstupní napětí z ICL7660 se zátěží není přesně  $-5V$ , tak napájení

operačních zesilovačů nebude přesně symetrické. Pokud nebudou použity operační zesilovače s příliš vysokým proudovým odběrem, tak toto nepředstavuje problém.

Uživatel může napájet STM32F3 Discovery kit různými způsoby. Jedním z těchto způsobů je uživatelské USB. Napájení z USB není ideálním řešením, jelikož bývá zarušené a je náchylné na napěťové úbytky. Z tohoto důvodu byl navržen dolnoproductný LC filtr, složený z tlumivky a elektrolytického kondenzátoru, který je na obrázku č. 4.21 vlevo. Výstupní záporné napětí -5V vytvořené ICL7660 může být zvlněné. Z tohoto důvodu byl stejný LC filtr použit i pro toto záporné napětí. Tento obvod je zobrazený na obrázku č. 4.21 vpravo.



Obr. 4.21 – Obvod pro filtraci kladného a záporného napětí


Zatímco pro stejnosměrnou složku se uplatňuje pouze odpor cívky (jen několik ohmů), tak při průchodu střídavé složky se uplatňuje ještě její indukance (důsledek Lenzova zákona). Elektrolytický kondenzátor má v obvodu funkci dočasného úložiště náboje. Výsledkem je vyhlazené napájecí napětí.

#### 4.4. Návrh DPS

Pro snadné používání měřicího modulu bez nutnosti připojování externích obvodů byla navržena DPS (deska plošných spojů). Tato DPS obsahuje obvody pro úpravu výstupních a vstupních signálů lock-in zesilovače a ochranu vstupů mikrokontroléru. Návrh byl přizpůsoben tomu, aby se plošný spoj mohl snadno nasunout na STM32F3 Discovery kit a společně s kitem tak vytvořil ucelený měřicí modul.

Plošný spoj je možné spojit s STM32F3 Discovery kitem pomocí dvou dutinkových lišt. Pro snadné připojení k výstupu (referenční signál) a vstupu (referenční a měřený signál) lock-in zesilovače byla na DPS implementována šroubovací svorkovnice se třemi kontakty. Blokované schéma těchto konektorů je uvedeno na obrázku č. 4.22. Elektrické zapojení ostatních obvodů vychází z blokovaných schémat uvedených v kapitole 4.3. Celé schéma, včetně popisu použitých součástí pro navrhovanou DPS, je v příloze C. Fotografie vyrobené a osazené DPS je v příloze A.






Obr. 4.22 – Blokové schéma konektorů


Dvouvrstvý plošný spoj byl navrhován ve vývojovém prostředí Altium Designer 14. Jeho šířka, která byla dána vzdáleností pinových lišt na STM32F3 Discovery kitu, je 59 mm. Výška DPS 33 mm byla zvolena tak, aby okraje DPS příliš nepřesahovaly zvolené dutinkové lišty. Plocha DPS je přibližně pouze 0,2 dm<sup>2</sup>. Vzhledem k takto malé ploše DPS a velkému množství součástek bylo potřeba velmi dobře zvážit rozmístění součástek. Také velikost písma popisek musela být upravena na co nejmenší, ale stále dobře čitelnou velikost.

Výsledný návrh horní vrstvy DPS je na obrázku č. 4.23. Rozmístění součástek lze rozdělit do několika sekcí. V levém a pravém okraji DPS jsou umístěny dutinkové lišty P1 a P2 pro spojení DPS s STM32F3 Discovery kitem. V levém horním okraji je situován konektor J1 pro vyvedení referenčního a přivedení ref. a vstupního signálu. Vpravo nahoře se nachází obvod napájení (filtrování a vytvoření záporného napájení). Ve zbytku pravé poloviny jsou součástky pro úpravu výstupního referenčního signálu (filtrace, posun dolů a impedanční oddělení). V levé polovině je umístěn obvod pro úpravu vstupních signálů (impedanční oddělení, posun nahoru a ochranný obvod).




Obr. 4.23 – Horní strana DPS (pohled shora)

Výsledný návrh spodní vrstvy DPS je na obrázku č. 4.24. Na spodní vrstvě se kromě rozlité země nacházejí většinou pouze nezbytné propojky a blokovací kondenzátory.



Obr. 4.24 – Spodní strana DPS (pohled shora)


Pro lepší představu, jak bude vyrobená a osazená DPS vypadat, byl vytvořen její 3D model. Díky tomu lze například snadno předejít následným problémům při pájení atd. Vytvořený 3D model je na obrázku č. 4.25.



Obr. 4.25 – 3D model navržené DPS

## 4.5. Číslicové zpracování signálů lock-in zesilovače s externím referenčním signálem

Číslicové zpracování měřeného signálu je zobrazeno na obrázku č. 4.26. Signály změřené A/D převodníkem se nejprve převedou z oboru hodnot  $\langle 0; 4095 \rangle$  do oboru hodnot  $\langle -1; 1 \rangle$ . Následně je referenční signál posunut o 90 stupňů. Měřený signál je dále vynásoben s referenčním signálem a s referenčním signálem posunutým o 90 stupňů. Dále jsou oba vzniklé signály zpracovány pomocí číslicového filtrování. Na výstupu číslicových filtrů jsou stejnosměrné signály, ze kterých je již snadné vypočítat amplitudu užitečného signálu a fázový posun mezi užitečným a referenčním signálem.



Obr. 4.26 – Číslicové zpracování signálů lock-in zesilovače s externím ref. signálem


### 4.5.1. Návrh číslicových FIR filtrů

Pro vyfiltrování nežádoucích střídavých složek ze signálů vzniklých vynásobením měřeného signálu s referenčním a s posunutým referenčním signálem bylo potřeba navrhnout číslicový filtr. Tento filtr by měl propustit stejnosměrnou složku signálu a vyfiltrovat střídavé složky signálu. Z toho vyplývá, že filtr musí být typu dolní propust. Pro své výhody popsané v kapitole 2.4.1 byly použity filtry s konečnou impulsní odezvou (FIR).

V rámci vývoje bylo nejdříve experimentováno s filtry typu jednoduchý klouzavý průměr, především pro jejich jednoduchost. Tyto filtry ovšem nevykazovaly přijatelné filtrační vlastnosti. Z tohoto důvodu byly pro navrhovaný lock-in zesilovač nakonec použity filtry typu vážený FIR filtr. Vzhledem k tomu, že firma ST Microelectronics poskytuje DSP knihovny obsahující filtrační algoritmy, bylo nejjednodušším řešením pro realizaci FIR filtrů využít tyto knihovny.

Aby nebyla výpočtová náročnost navrhovaného FIR filtru příliš vysoká, tak byl použit decimální filtr. Pomocí decimálního filtru se sníží vzorkovací frekvence  $f_s$

a díky tomu se sníží požadavky na následný FIR filtr. Blokové schéma výsledného návrhu filtrování je na obrázku č. 4.27. Aby při následné decimaci nedošlo k aliasingu, tak je nejprve potřeba omezit frekvenční spektrum signálu anti-aliasingovým filtrem. Následně je signál decimován s decimačním faktorem 8. Nakonec je signál s již nižší vzorkovací frekvencí  $f_{sM}$  zpracován dolnoproputným FIR filtrem.




Obr. 4.27 – Blokové schéma číslicového filtrování v lock-in zesilovači

Návrhy FIR filtrů byly provedeny v programovém prostředí Matlab. Zlomová frekvence  $f_0$ , délka filtru  $n$  a vektor koeficientů FIR filtru  $b$  byly vypočítány pomocí následujících příkazů [1]:

```
dev = [(10^(rp/20)-1)/(10^(rp/20)+1) 10^(-rs/20)]; % výpočet deviací
[n,fo,ao,w] = firpmord([fp fs],a,dev,fs);
b = firpm(n,fo,ao,w); % výpočet koeficientů filtru
```

Nejprve byl navržen anti-aliasingový filtr. Požadavky na tento filtr jsou, aby propustil stejnosměrnou složku signálu a naopak potlačil signály o frekvencích vyšších než  $1/8$  Nyquistovy frekvence ( $1/16$  vzorkovací frekvence). Zvolené parametry filtru jsou uvedeny níže. Po dosažení těchto hodnot do výše uvedených vztahů získáme výsledné koeficienty filtru potřebné pro jeho realizaci [1]. Řád navrženého filtru je 64. Frekvenční charakteristika tohoto filtru je na obrázku č. 4.28.




Obr. 4.28 – Frekvenční charakteristika anti-aliasingového filtru

*passband ripple*  $rp = 0,001 \text{ dB}$   
*stopband ripple*  $rs = 53 \text{ dB}$   
*stopband cut-off frequency*  $f_s = 1/8$   
*passband cut-off frequency*  $f_p = 0,005$   
*požadované amplitudy*  $a = [1 \ 0]$

Nakonec byl navržen dolnopropustný FIR filtr. Tento filtr zpracovává signál po decimaci (s nižší vzorkovací frekvencí). Zvolené parametry filtru jsou uvedeny níže. Navržený filtr je řádu 64. Frekvenční charakteristika tohoto filtru je na obrázku č. 4.29. Při použití číslicových filtrů s vyšším řádem by bylo dosaženo lepších výsledků, ale na úkor výpočtové a paměťové náročnosti.

*passband ripple*  $rp = 0,001 \text{ dB}$   
*stopband ripple*  $rs = 48 \text{ dB}$   
*stopband cut-off frequency*  $f_s = 0,12$   
*passband cut-off frequency*  $f_p = 0,005$   
*požadované amplitudy*  $a = [1 \ 0]$




Obr. 4.29 - Frekvenční charakteristika navrženého FIR filtru

#### 4.6. Ověření funkčnosti navrženého lock-in zesilovače se zpracováním externího referenčního signálu v demonstrační úloze

Funkčnost navrženého lock-in zesilovače se zpracováním externího referenčního signálu byla ověřena v zapojení, které je zobrazeno na obrázku č. 4.30. Pro demonstrační účely byly použity dva navržené lock-in zesilovače. První byl použit pouze jako generátor referenčního signálu. Druhý lock-in zesilovač snímal a zpracovával referenční a měřený signál a výsledné hodnoty odesílal do PC pomocí rozhraní USART. Měřený signál byl složen z referenčního signálu a šumu, které byly pomocí odporů  $R_1$  a  $R_2$  sečteny přibližně s polovičními váhami. Užitečný signál je

v tomto zapojení shodný s referenčním signálem, ale má přibližně poloviční amplitudu než referenční signál. Šum byl generován generátorem Agilent 33250.



Obr. 4.30 – Zapojení demonstrační úlohy lock-in zes. se zpracováním ext. ref. s.

Výsledné hodnoty pořízené při ověřování funkčnosti navrženého lock-in zesilovače jsou uvedeny v tabulce č. 3. Měření bylo provedeno pro frekvence referenčního signálu  $f_{ref}$  1 kHz a 5 kHz. Počet naměřených vzorků na jednu periodu referenčního signálu byl vždy 32. Efektivní hodnota referenčního signálu  $U_{sig\_rms}$  byla nastavena přibližně na úroveň 173 mV. Efektivní hodnoty šumu  $U_{noise}$  byly na generátoru nastavovány v rozmezí 13 mV až 800 mV. Efektivní hodnoty napětí byly měřeny multimetrem Agilent 34401A. Počet měření  $n$  udává počet naměřených hodnot pro vyhodnocení jedné série měření. Z  $n$  naměřených hodnot fázového posunu mezi užitečným a referenčním signálem a amplitudy užitečného signálu byla vždy vypočítána jejich směrodatná odchylka  $s_{am}$ , resp.  $s_{ph}$  a střední hodnota  $\bar{x}_{am}$ , resp.  $\bar{x}_{ph}$ . Pro každou střední hodnotu byla vypočtena její odchylka od střední hodnoty změřené u signálu s nejnižším nastaveným šumem  $\bar{x}_A$  a  $\bar{x}_P$  ( $U_{noise} = 13mV$ ).

Z tabulky č. 3 vyplývá, že pro obě frekvence referenčního signálu rostly směrodatné odchylky  $s_{am}$ , resp.  $s_{ph}$  s rostoucím šumem. Směrodatná odchylka amplitudy užitečného signálu  $s_{am}$  se pohybovala při nejvyšším zašumění až 2,1 mV. Směrodatná odchylka fázového posunu  $s_{ph}$  se pohybovala většinou v řádech desetin stupně. Nejvyšší rozdíl středních hodnot mezi zašuměným vstupním signálem  $\bar{x}_{am}$  a vstupním signálem s nejnižším zašuměním  $\bar{x}_A$  byl 1,1 mV. Odchylka středních hodnot fázových posunů  $\bar{x}_{ph}$  od  $\bar{x}_P$  rostla s rostoucím šumem. Nejvyšší naměřený rozdíl byl 0,7 stupně. Hodnoty fázového posunu  $\bar{x}_{ph}$  odpovídají přímo absolutní chybě měření, jelikož fázový posun byl nulový.

Tab. 3 – Výsledky měření lock-in zesilovače se zpracováním externího refs.

$f_{ref}$ [Hz]	$U_{noise}$ [mV]	n	$\bar{x}_{am}$ [mV]	$\bar{x}_{ph}$ [°]	$\delta_{am}$ [mV]	$\delta_{ph}$ [°]	$s_{am}$ [mV]	$s_{ph}$ [°]
1 kHz	13	36	130,57	-0,018	0,00	0	0,17	0,03
	100	26	130,54	-0,022	-0,03	-0,004	0,28	0,11
	200	29	130,30	0,015	-0,28	0,033	0,65	0,21
	300	31	130,09	-0,051	-0,48	-0,033	0,97	0,42
	400	25	129,78	-0,211	-0,79	-0,193	1,56	0,45
	500	28	130,04	-0,275	-0,54	-0,257	1,65	0,63
	600	31	130,50	-0,191	-0,08	-0,173	1,81	0,71
	700	34	130,30	-0,581	-0,28	-0,564	2,03	0,90
	800	36	130,79	-0,428	0,21	-0,411	2,05	0,91
5 kHz	13	35	129,20	-0,398	0,00	0	0,11	0,08
	100	72	129,15	-0,446	-0,05	-0,048	0,28	0,14
	200	63	128,90	-0,441	-0,30	-0,043	0,57	0,22
	300	78	128,54	-0,600	-0,66	-0,202	0,88	0,43
	400	96	128,48	-0,703	-0,72	-0,305	1,22	0,64
	500	53	128,50	-0,803	-0,70	-0,405	1,48	0,63
	600	44	128,15	-0,800	-1,05	-0,402	1,82	0,77
	700	40	128,17	-0,990	-1,02	-0,592	1,69	0,98
	800	59	128,17	-1,129	-1,03	-0,731	2,14	1,10

$f_{ref}$  – frekvence referenčního signálu

$U_{noise}$  – efektivní hodnota napětí rušení, která byla nastavována na generátoru

$n$  – počet naměřených hodnot

$\bar{x}_{am}$  – střední hodnota amplitudy užitečného signálu

$\bar{x}_{ph}$  – střední hodnota změřených fázových posunů mezi užitečným a referenčním signálem

$s_{am}$  – směrodatná odchylka naměřených hodnot amplitudy užitečného signálu


$s_{ph}$  – směrodatná odchylka naměřených fázových posunů mezi užitečným a ref. signálem

$\delta_{am} = \bar{x}_{am} - \bar{x}_A$ , kde  $\bar{x}_A$  je  $\bar{x}_{am}$  pro měřený signál s nastaveným šumem 13 mV

$\delta_{ph} = \bar{x}_{ph} - \bar{x}_P$ , kde  $\bar{x}_P$  je  $\bar{x}_{ph}$  pro měřený signál s nastaveným šumem 13 mV

## 5. PROGRAMOVÉ ŘEŠENÍ KORELÁTORU

Dalším z cílů této práce bylo navrhnout a realizovat měřicí modul vykonávající funkci korelátoru. Blokové schéma navrhovaného korelátoru je zobrazeno na obrázku č. 5.1. Pomocí dvou integrovaných A/D převodníků mikrokontroléru STM32F303 je snímán referenční a měřený signál. Změřené průběhy jsou uloženy do paměti. Měřený signál je v paměti posouván a pro každý posun je vypočítána vzájemná korelace posunutého měřeného signálu a signálu referenčního. Ze známého posunu v paměti při dosažení nejvyšší hodnoty korelace je vypočítán příslušný časový posun mezi měřeným a referenčním signálem. Výsledné hodnoty jsou odesílány do nadřazeného systému (PC) pomocí rozhraní USART.



Obr. 5.1 – Blokové schéma korelátoru

Referenční a měřené signály jsou vzorkovány pomocí dvou A/D převodníků v simultánním duálním režimu, stejně jako v případě lock-in zesilovače se zpracováním externího referenčního signálu. Návrh byl přizpůsoben tomu, aby mohl být změřen, uložen do paměti a zpracován co nejvyšší počet vzorků s ohledem na omezenou RAM paměť mikrokontroléru [16]. Přenos dat z A/D převodníku do paměti je zprostředkován pomocí DMA. Po každém přenosu jsou nově příchozí vzorky přepočítány do oboru hodnot  $(-1,1)$ . Po změření 4096 vzorků měřeného signálu jsou změřená data zpracována.

Měřený signál je posouván vždy o jeden vzorek a pro každý posunutý signál je vypočítána korelace s referenčním signálem. Následně je nalezena nejvyšší hodnota korelace. Bylo potřeba ošetřit, aby výsledek nebyl ovlivněn pokud by bylo změřeno více period periodického signálu. V tomto případě bylo potřeba zajistit, aby výpočet fázového posunu byl počítán pro první změřenou periodu. Z tohoto důvodu není striktně uvažována nejvyšší nalezená hodnota korelace, ale pro výpočet časového posunu je použita první nalezená hodnota korelace („špička“), které může být nižší než



maximální nalezená hodnota korelace, nejvýše však o 3%. Výpočet časového posunu probíhá podle rovnice 5-1.


$$\text{fázový posun} = \frac{1}{f_s} * k_1 \quad (5-1)$$

$f_s$  – vzorkovací frekvence

$k_1$  – počet vzorků o který byl signál posunut pro nalezení 1.vysoké hodnoty korelace

### 5.1. Ověření funkčnosti navrženého korelátoru

Po dokončení realizace korelátoru bylo potřeba ověřit správnost jeho návrhu a použitých algoritmů. Funkčnost navrženého korelátoru byla ověřena v zapojení, které je zobrazeno na obrázku č. 5.2. Demonstrační úloha pro ověření funkčnosti korelátoru byla realizována v rámci jednoho modulu, který byl použit jak pro generování referenčního a měřeného signálu, tak pro snímání a zpracování těchto signálů. Navržený modul tedy pracoval jako generátor signálů a zároveň jako korelátor. Korelátor snímal a zpracovával referenční a měřený signál a výsledné hodnoty časového posunu mezi měřeným a referenčním signálem odesílal do PC pomocí rozhraní USART.



Obr. 5.2 – Zapojení demonstrační úlohy pro ověření funkčnosti korelátoru

Pro zajištění jasně definovaného časového posunu mezi měřeným a referenčním signálem generoval generátor jak referenční signál, tak i měřený signál. Navržený korelátor mohl být tedy otestován pomocí známých signálů. Generování signálů probíhalo prostřednictvím dvou kanálů interního D/A převodníku mikrokontroléru STM32F303. Hodnoty jednotlivých vzorků sinusového průběhu byly předem vypočteny a uloženy ve FLASH paměti. Tyto vzorky byly stále dokola přesouvány v přesných časových intervalech z paměti do D/A převodníku pomocí DMA. Časový posuv měřeného signálu  $t_{ref}$  byl prováděn posouváním vzorků v paměti mikrokontroléru. Jako referenční a měřený signál byl použit sinusový signál o frekvenci 100 Hz. Referenční signál měl amplitudu 1 V a měřený signál měl amplitudu 0,75 V.

Korelátor snímal měřený a referenční signál frekvencí  $f_{ref} = 102418 \text{ Hz}$  a pomocí korelace počítal časový posun mezi těmito signály. Výsledné změřené hodnoty časového posunu  $t_{meas}$  pořízené při ověřování funkčnosti navrženého korelátoru jsou uvedeny v tabulce č. 4. V tabulce je také uvedena odchylka změřených hodnot  $t_{meas}$  od nastaveného časového posunu  $t_{ref}$ .

Tab. 4 – Ověření funkčnosti navrženého korelátoru

$t_{ref} [\text{us}]$	$t_{meas} [\text{us}]$	$\delta [\text{us}]$	$t_{ref} [\text{us}]$	$t_{meas} [\text{us}]$	$\delta [\text{us}]$
0	0	0	5000	4999,1	-0,9
625	624,9	-0,1	5625	5624	-1
1250	1249,8	-0,2	6250	6248,9	-1,1
1875	1874,7	-0,3	6875	6873,8	-1,2
2500	2499,6	-0,4	7500	7498,7	-1,3
3125	3124,4	-0,6	8125	8123,6	-1,4
3750	3749,3	-0,7	8750	8748,4	-1,6
4375	4374,2	-0,8	9375	9373,3	-1,7

$t_{ref}$  – nastavený časový posun mezi měřeným a ref. s.

$t_{meas}$  – korelátorem změřený časový posun mezi měřeným a ref. s.


$\delta$  – odchylka mezi nastaveným časovým posunem a posunem změřeným korelátorem

Vzhledem k tomu, že vzorkovací frekvence  $f_{ref}$  byla 102418 Hz, tak nejmenší měřitelný krok časového posunu byl 9,8 us. Z naměřených výsledků je patrné, že odchylka  $\delta$  časového posunu změřeného korelátorem od nastaveného časového posunu byla vždy nižší. Měřené hodnoty téměř vůbec nekolísaly. Pro dosažení přesnějších výsledků by bylo potřeba použít vyšší vzorkovací frekvenci. Tato možnost je ovšem limitovaná omezenou pamětí mikrokontroléru. Z naměřených hodnot je patrné, že bylo dosaženo relativně dobrých výsledků.

## 6. OVLÁDACÍ APLIKACE PRO NADŘAZENÉ PC

Měřicí moduly je možné vzdáleně ovládat prostřednictvím sériového rozhraní RS-232. Pro snadnou správu měřicích modulů z nadřazeného PC byla vytvořena jednoduchá aplikace. Tato aplikace byla naprogramována v jazyce C# ve vývojovém prostředí Visual studio 2010 Express.

Vytvořené GUI k měřicímu modulu je zobrazeno na obrázku č. 6.1. V pravé horní části programu je seznam aktivních COM portů. Pokud je vybrán správný COM port, může uživatel inicializovat komunikaci s měřicím modulem stisknutím tlačítka „Connect“. V okně v levé horní části programu se zobrazují všechna přijatá data. V levé dolní části se nachází tlačítka, kterými lze posílat příkazy měřicímu modulu.




Obr. 6.1 – Ovládací aplikace lock-in zesilovače pro nadřazené PC

## 7. MĚŘENÍ VLASTNOSTÍ INTERNÍCH A/D PŘEVODNÍKŮ MIKROKONTROLÉRŮ STM32FXXX

K převodu analogového napětí do digitální podoby je potřeba správně používat A/D převodník a znát jeho parametry. Tyto parametry jsou uvedeny v datasheetu. Ovšem ne všechny údaje jsou zveřejněny. Vnitřní struktura A/D převodníků není zpravidla veřejně dostupná a A/D převodník představuje v podstatě tzv. „black box“.

Po každém převodu A/D převodníkem se na vzorkovacím kondenzátoru  $C_{\text{samp}}$  ustálí určitá hodnota napětí (vnitřní napětí A/D převodníku). Jestliže měřené napětí není shodné s tímto vnitřním napětím A/D převodníku, tak do převodníku vtéká nebo z něj vytéká při každém vzorkování proud.

Vnitřní napětí A/D převodníku  $U_{\text{samp}}$  lze zjistit připojením externího kondenzátoru  $C_{\text{ext}}$  k jeho vstupu. Připojením „země“ (GND) ke vstupu A/D převodníku pomocí spínače  $S_1$  dojde k vybití  $C_{\text{ext}}$ . Toto zapojení je na obrázku č. 7.1 a). Po odpojení země by se kondenzátor měl za stálého vzorkování postupně nabít na vnitřní napětí A/D převodníku vlivem vnitřních proudů tekoucích do A/D převodníku. Napětí na externím kondenzátoru  $U_{\text{ext}}$  by nakonec mělo být shodné s vnitřním napětím A/D převodníku. Tento pokus jde provést také s připojením určitého napětí  $U_s$  na vstup A/D převodníku pomocí spínače  $S_3$ . Toto zapojení je na obrázku č. 7.1 b). Externí kondenzátor by se po odpojení napětí naopak měl postupně vybit na úroveň vnitřního napětí A/D převodníku.



Obr. 7.1 – Blokové schémata měření vstupních proudů ADC

Výpočet náboje na vzorkovacím kondenzátoru  $Q_{\text{samp}}$  a externím kondenzátoru  $Q_{\text{ext}}$  je uveden v následujících rovnicích 7-1 a 7-2. Celkový náboj  $Q_{\text{total}}$  je součet těchto dvou nábojů (rovnice 7-3).

$$Q_{\text{samp}} = C_{\text{samp}} \cdot U_{\text{samp}} \quad (7-1)$$

$$Q_{\text{ext}} = C_{\text{ext}} \cdot U_{\text{ext}} \quad (7-2)$$

$$Q_{\text{total}} = Q_{\text{samp}} + Q_{\text{ext}} \quad (7-3)$$

Pro další odvození je možné velikost kapacity vzorkovacího kondenzátoru vyjádřit jako K-násobek velikosti kapacity externího kondenzátoru (rovnice 7-4). V rovnici 7-5 je uveden výpočet celkové kapacity  $C_{total}$ , což je kapacita paralelně zapojených kondenzátorů  $C_{ext}$  a  $C_{samp}$ .

$$K \cdot C_{samp} = C_{ext} \quad (7-4)$$

$$C_{total} = C_{samp} + C_{ext} = C_{samp} \cdot (K + 1) \quad (7-5)$$

Z rovnice 7-6 pro celkový náboj lze vyjádřit výsledné napětí  $U_{ext+1}$ , které bude na externím kondenzátoru po odběru jednoho vzorku A/D převodníkem. S pomocí vztahů 7-1 až 7-5 je již možné získat výsledný vztah pro výpočet výsledného napětí po jednom převodu A/D převodníku  $U_{ext+1}$ , který je uveden v rovnici 7-7.


$$Q_{total} = C_{total} \cdot U_{ext+1} \quad (7-6)$$

$$\begin{aligned} U_{ext+1} &= \frac{Q_{total}}{C_{total}} = \frac{Q_{samp} + Q_{ext}}{C_{samp} + C_{ext}} = \frac{C_{samp} \cdot U_{samp} + C_{ext} \cdot U_{ext}}{C_{samp} + C_{ext}} \\ &= \frac{C_{samp} \cdot U_{samp} + K \cdot C_{samp} \cdot U_{ext}}{C_{samp} + K \cdot C_{samp}} \\ &= \frac{U_{samp} + K \cdot U_{ext}}{1 + K} \end{aligned} \quad (7-7)$$

Z rovnice 7-7 je možné vyjádřit vztah pro napětí  $U_{ext+k}$ , které bude na externím kondenzátoru po odběru  $k$  vzorků A/D převodníkem. Tento vztah je uveden v rovnici 7-8.


$$\begin{aligned} U_{ext+k} &= \left( \frac{C_{ext}}{C_{ext} + C_{samp}} \right)^k \cdot U_{ext} \\ &+ \frac{C_{samp} \cdot U_{samp}}{C_{ext} + C_{samp}} \cdot \sum_{n=0}^{k-1} \left( \frac{C_{ext}}{C_{ext} + C_{samp}} \right)^n \end{aligned} \quad (7-8)$$

Průběhy napětí na externím 10 nF keramickém kondenzátoru byly naměřeny pomocí interních A/D převodníků v STM32F051, STM32F100, STM32F303 a STM32F407. Na obrázku č. 7.2 jsou uvedeny průběhy naměřené A/D převodníkem v STM32F051 po odpojení země a 3V pro různé vzorkovací frekvence.



Obr. 7.2 – Nabíjení/Vybíjení kondenzátoru při vzorkování interním ADC STM32F051/100

Z naměřených průběhů je zřejmé, že se napětí vždy ustálilo na polovině napájecího napětí (přibližně 1,5 V). Vybíjení kondenzátoru odpovídalo teoretickému předpokladu (rovnici 7-8). Nabíjení kondenzátoru neodpovídalo teoretickému předpokladu, jelikož probíhalo rychleji. Průběhy naměřené pomocí interního A/D převodníku v STM32F100 byly totožné s průběhy naměřenými A/D převodníkem v STM32F051. Z toho vyplývá, že v těchto dvou mikrokontrolérech jsou stejné A/D převodníky.




Obr. 7.3 - Vybíjení externího kondenzátoru při vzorkování interním ADC STM32F303

Na obrázku č. 7.3 jsou uvedeny průběhy naměřené interním A/D převodníkem STM32F303 po odpojení 3V pro různé vzorkovací frekvence. Z naměřených průběhů je zřejmé, že se napětí ustálilo téměř na nule (přibližně 60 mV). Na obrázku č. 7.3


je zobrazen i teoretický průběh pro vzorkovací frekvenci 100kHz. Z vybíjecích průběhů je zřejmé, že odpovídají teoretickému předpokladu (rovnici 7-7). Mírná odchylka teoretického průběhu od naměřeného je způsobena ne zcela přesně zadanou velikostí kapacity vzorkovacího kondenzátoru (5 pF), která je uvedena v datasheetu [16]. Pokud se tyto průběhy uměle upraví tak, aby měly stejnou vzorkovací frekvenci, tak budou totožné. Stačí vybrat u 100 kHz průběhu každý šestý vzorek, u 200 kHz průběhu každý třetí vzorek a u 300 kHz průběhu každý druhý vzorek. Upravené průběhy by se poté překrývaly. Z toho vyplývá, že vybíjecí průběh závisí pouze na počtu převodů A/D převodníku (velikosti odebraného náboje).

Na obrázku č. 7.4 jsou uvedeny průběhy naměřené A/D převodníkem v STM32F407 po odpojení země a 3 V pro různé vzorkovací frekvence. Naměřené průběhy neodpovídají teoretickým předpokladům. Po odpojení země rostlo napětí podle předpokladu, ovšem od přibližně 600 mV začalo růst přibližně lineárně dokud se neustálilo na hodnotě napětí 650 mV. Při vybíjení klesalo napětí rychleji oproti předpokladu a od hodnoty 850 mV bylo konstantní. Ovšem po určité chvíli kleslo napětí na úroveň 750 mV.



Obr. 7.4 - Nabíjení/Vybíjení kondenzátoru při vzorkování interním ADC STM32F407

Vzhledem k tomu, že naměřené průběhy zcela neodpovídaly teoretickým předpokladům, tak byly ověřeny pomocí osciloskopu. Schéma zapojení je na obrázku č. 7.5. Aby byla vyloučena chyba vlastních programů, tak byly použity ukázkové programy poskytované ST Microelectronics. Napětí na externím kondenzátoru bylo vzorkováno A/D převodníkem v kontinuálním módu. Pro ověření napěťových průběhů byly použity STM32F0/F1/F3 a F4 Discovery kit. Tvary nabíjecích a vybíjecích průběhů zaznamenaných na osciloskopu se shodovaly s dříve uvedenými naměřenými průběhy. Obrázky z osciloskopu jsou uvedeny v příloze B.



Obr. 7.5 – Ověření nabíjecích/vybíjecích průběhů na  $C_{ext}$  osciloskopem

### 7.1. Měření kapacity kondenzátoru

Vstupní proudy tekoucí do nebo vytékající z A/D převodníku při každém převodu lze využít například pro měření velikosti kapacity kondenzátoru připojeného ke vstupu A/D převodníku. Pro měření kapacity kondenzátorů je potřeba, aby nabíjecí/vybíjecí průběhy napětí na kondenzátoru (měřené v kapitole č. 7) odpovídaly teoretickým předpokladům. Z tohoto důvodu může být změřena kapacita kondenzátoru měřením vybíjecích průběhů napětí na tomto kondenzátoru interními A/D převodníky mikrokontrolérů STM32F051, STM32F100 a STM32F303. V této práci bude pro měření kapacity použit interní A/D převodník mikrokontroléru STM32F303.

Hodnotu  $C_{ext}$  lze vyjádřit z rovnice 7-8 za využití vzorce pro součet prvních  $n$  členů geometrické řady, který je uveden v rovnici 7-9. Výsledný vztah pro výpočet  $C_{ext}$  je v rovnici 7-10.

$$a + a \cdot q + a \cdot q^2 + \dots + a \cdot q^{k-1} = \sum_{n=0}^{k-1} a \cdot q^n = a \cdot \frac{1 - q^k}{1 - q}, \quad q \neq 1 \quad (7-9)$$

$a$  – první člen řady  
 $q$  - kvocient

$$C_{ext} = \frac{\sqrt[k]{\frac{U_{ext+k} - U_{samp}}{U_{ext} - U_{samp}} \cdot C_{samp}}}{1 - \sqrt[k]{\frac{U_{ext+k} - U_{samp}}{U_{ext} - U_{samp}}}} \quad (7-10)$$

Všechny parametry na pravé straně rovnice 7-10 se dají změřit ( $U_{ext+k}$ ,  $U_{ext}$ ,  $U_{samp}$ ) a nebo jsou známé ( $C_{samp}$ ). Velikost kapacity kondenzátoru připojeného ke vstupu A/D převodníku  $C_{ext}$  je tedy jedinou neznámou v této rovnici. Pro měření



kapacity kondenzátoru samotným A/D převodníkem je pouze potřeba ověřit, že vybíjecí/nabíjecí průběhy na externím kondenzátoru odpovídají teoretickému předpokladu (rovnici 7-8).

### 7.1.1. Programové řešení měřiče kapacity

Algoritmus měření velikosti kapacity kondenzátoru vychází ze zapojení uvedeném obrázku č. 7.1 b). Měření kapacity je založeno na nabití kondenzátoru na určité napětí a následném měření vybíjecího průběhu. Z naměřeného průběhu je snadné podle rovnice 7-10 vypočítat kapacitu připojeného kondenzátoru. Realizovaný algoritmus je znázorněn na obrázku č. 7.6.

Po restartu se nejprve provede základní inicializace hodin a GPIO. Nastavení GPIO je uvedeno níže. Po konfiguraci GPIO se nastaví externí přerušení, aby bylo vyvoláno po stisknutí tlačítka připojeného k PA0. Následně se nastaví časovač, aby pravidelně v přesných časových intervalech vyvolal přerušení. Nakonec se inicializuje A/D převodník a USART pro přenos výsledku z mikrokontroléru do nadřazeného PC. Po spuštění časovače se pravidelně vyvolává přerušení TIM2\_IRQHandler, kde se pouze provede jeden převod A/D převodníkem, ale žádné hodnoty se neukládají, jelikož se čeká na zásah uživatele.

PC1 – Analogový vstup, využití pro vstup A/D převodníku

PA0 – Vstup (Plovoucí), využití pro připojení tlačítka


PA9 – Výstup, rychlost 2 MHz, alternativní funkce USART\_Tx

Po stisknutí tlačítka uživatelem se vyvolá přerušení. V obsluze tohoto přerušení se pouze zavolá funkce pro inicializaci měření. V této funkci se nejdříve nastaví port PC1 na výstup. Logická úroveň tohoto výstupu se nastaví na 1, aby se kondenzátor nabil. Následně je vloženo zpoždění, aby bylo zaručeno, že se kondenzátor stihne nabít. Po nabití kondenzátoru se port PC1 opět nastaví na analogový vstup, aby mohla být měřena úroveň napětí na externím kondenzátoru, a je zahájeno měření. A/D převodník byl nakonfigurován a vzorkování zahájeno již na začátku programu, aby bylo dosaženo co nejrychlejšího zahájení vzorkování A/D převodníkem po přenastavení portu PC1.

Vlastní měření velikosti kapacity kondenzátoru probíhá v obsluze přerušení TIM2\_IRQHandler. Pokud bylo zahájeno měření, tak se uloží první a vždy nejnovější změřená hodnota napětí  $U_{ext+k}$ , kde  $k$  je hodnota čítače, která odpovídá počtu převodů A/D převodníkem od zahájení měření. Pokud je změřené napětí pod stanovenou mezí a  $k$  je mocninou dvou, tak je měření ukončeno a je proveden výpočet  $C_{ext}$ . V opačném případě se pouze inkrementuje hodnota čítače  $k$ .

Vzhledem k tomu, že se v rovnici 7-10 vyskytuje  $k$ -tá odmocnina, tak byla využita funkce `arm_sqrt_f32(in,&out)` z knihovny `arm_math.h`, která realizuje druhou odmocninu. Z tohoto důvodu je požadováno, aby  $k$  bylo mocninou dvou. Další možností výpočtu  $k$ -té odmocniny by bylo použití logaritmu a exponenciálních funkcí, které ovšem nejsou obsahem standardních knihoven poskytnutých ST Microelectronics.

Celé měření se opakuje 5x a výsledná hodnota  $C_{ext}$  je vypočtena jako aritmetický průměr z těchto pěti měření. Před odesláním výsledku je výsledná hodnota ještě korigována (viz. kapitola 7.1.2). Následně se již pouze odešle výsledná hodnota  $C_{ext}$  pomocí USART a opět se čeká na zásah uživatele.



Obr. 7.6 – Vývojový diagram měření velikosti kondenzátoru

### 7.1.2. Kalibrace měřiče kapacity

Každý měřicí přístroj je potřeba před používáním nejdříve zkalibrovat. Nepřesnosti mohou být do výsledku vneseny ne zcela přesně známými hodnotami níže uvedených parametrů, které se můžou projevit při výpočtu kapacity.

- $C_{s\text{amp}}$ - hodnota vzorkovacího kondenzátoru ADC
- $C_{I\text{O}}$ - kapacita I/O pinu
- $C_W$ - kapacita spojů mezi pinem mikrokontroléru a kondenzátorem
- $VDD$ - napájecí napětí ADC použité při výpočtu  $U_{\text{ext}}$  a  $U_{\text{ext}+k}$
- $U_{\text{samp}}$ - vnitřní napětí ADC

Velikost  $VDD$  byla změřena kalibrovaným multimetrem Agilent 34401A. Druhou možností by bylo změření vnitřní napěťové reference mikrokontroléru STM32F303. Hodnota  $U_{\text{samp}}$  byla určena z průběhů uvedených na obrázku č. 7.3. Před používáním navrženého měřiče kapacity by měly být změřeny a správně nastaveny v kódu velikosti napětí  $VDD$  a  $U_{\text{samp}}$ . Hodnoty  $C_{s\text{amp}} = 5 \text{ pF}$  a  $C_{I\text{O}} = 5 \text{ pF}$  uvedené v datasheetu [16] nejsou zcela přesné. Velikost  $C_{I\text{O}}$  a  $C_W$  se projeví ve výsledku jako offset. Odlišnost mezi skutečnou hodnotou  $C_{s\text{amp}}$  a hodnotou uvedenou v datasheetu se projeví jako multiplikativní chyba.

Pro kalibraci přístroje byla provedena série měření keramických kondenzátorů od 47pF do 10nF. Změřené hodnoty kondenzátorů a jejich skutečné velikosti jsou uvedeny v tabulce č. 5. Skutečné velikosti kondenzátorů byly změřeny kalibrovaným RLC metrem HP4275A.


Tab. 5 - Skutečné a změřené velikosti kondenzátorů

Skutečná kapacita [pF]	Změřená kapacita [pF]	Skutečná kapacita [pF]	Změřená kapacita [pF]	Skutečná kapacita [pF]	Změřená kapacita [pF]
46,6	40,2	219,4	193,2	1397,5	1275,9
59,0	52,5	245,7	248,2	1664	1581,3
65,6	61,5	309,1	294,8	2532	2479,2
83,9	70,7	353,0	333,9	2643	2533,7
100,2	89,9	520,3	512,0	3050	2920,0
106,5	98,2	596,0	586,3	4655	4220,2
139,1	131,4	868,3	864,6	7520	7149,0
184,5	166,1	1039,4	996,1	11512	11027,8

skutečná kapacita – velikost kapacity kondenzátoru změřená kalibrovaným RLC metrem  
změřená kapacita – velikost kapacity kondenzátoru změřená navrženým měřičem

S ohledem na veliký rozsah byla kalibrace rozdělena na 2 části: měření kapacity do 1nF a nad 1nF. Na základě hodnot uvedených v tabulce č. 5 byly vyneseny kalibrační křivky, které jsou zobrazeny na obrázku č. 7.7 (kapacity do 1nF) a na obrázku č. 7.8 (kapacity nad 1nF). Výsledná kalibrační rovnice pro kapacity do 1nF

je uvedena v rovnici 7-11. Kalibrační rovnice pro kapacity nad 1nF je uvedena v rovnici 7-12.




Obr. 7.7 - Kalibrační křivka pro kapacity do 1nF

$$C_{ext\_cal} = 1,01701 \cdot C_{ext\_meas} + 7,779$$

(7-11)

$C_{ext\_cal}$  – hodnota externího kondenzátoru po korekci

$C_{ext\_meas}$  – změřená hodnota externího kondenzátoru



Obr. 7.8 - Kalibrační křivka pro kapacity nad 1nF

$$C_{ext\_cal} = 1,0447 \cdot C_{ext\_meas} + 37,893 \quad (7-12)$$

$C_{ext\_cal}$  – hodnota externího kondenzátoru po korekci

$C_{ext\_meas}$  – změřená hodnota externího kondenzátoru

Každá změřená hodnota kapacity externího kondenzátoru je před odesláním podrobena korigování na základě kalibračních rovnic (7-11 a 7-12). Výsledné změřené hodnoty kondenzátorů po korekci s relativními chybami jsou uvedeny v tabulce č. 6.

Tab. 6 - Skutečné a změřené velikosti kondenzátorů po korekci

Skutečná kapacita [pF]	Změřená kapacita po korekci [pF]	Relativní chyba [%]	Skutečná kapacita [pF]	Změřená kapacita po korekci [pF]	Relativní chyba [%]
46,6	48,7	4,46	520,3	528,4	1,56
59,0	61,1	3,62	596,0	604,0	1,35
65,6	70,4	7,25	868,3	887,1	2,16
83,9	79,7	-4,93	1039,4	1020,8	-1,79
100,2	99,2	-1,00	1397,5	1370,9	-1,91
106,5	107,6	1,12	1664	1689,9	1,55
139,1	141,4	1,72	2532	2627,9	3,79
184,5	176,7	-4,21	2643	2684,9	1,58
219,4	204,2	-6,91	3050	3088,3	1,26
245,7	260,2	5,88	4655	4446,8	-4,47
309,1	307,6	-0,49	7520	7506,4	-0,18
353,0	347,4	-1,6	11512	11558,6	0,40

skutečná kapacita – velikost kapacity kondenzátoru změřená kalibrovaným RLC metrem

změřená kapacita po korekci – kapacita kond. změřená navrženým kalibrovaným měřičem

Pro zjištění reprodukovatelnosti měření kapacity byla provedena série měření velikosti kapacity kondenzátorů (odlišných než v předchozím měření). Výsledky měření jsou shrnuty v tabulce č. 7. Velikost kapacity každého kondenzátoru byla změřena 10x. Z naměřených hodnot byla vypočítána jejich střední hodnota a směrodatná odchylka  $s$ . U většiny kondenzátorů se všechny změřené hodnoty kapacit nacházely v rozmezí  $\pm 2s$  a u všech kondenzátorů se všechny změřené hodnoty kapacit nacházely v rozmezí  $\pm 3s$ .

Tab. 7 – Reprodukovatelnost měření kapacity navrženým měřičem

$C_{cap}$ [pF]	$C_{meas}$ [pF]	$s$ [pF]	$s$ [%]	$n_{2s}$ [%]	$C_{cap}$ [pF]	$C_{meas}$ [pF]	$s$ [pF]	$s$ [%]	$n_{2s}$ [%]
46	49,7	0,18	0,36	100	560	481,0	0,32	0,07	90
56	60,3	0,12	0,20	100	680	606,9	0,53	0,09	100
68	70,6	0,15	0,22	100	1000	804,8	0,46	0,06	100
82	76,9	0,46	0,60	100	1200	996,8	0,92	0,09	100
100	93,5	0,17	0,18	100	1500	1309,0	2,10	0,16	90
120	105,6	0,21	0,20	100	1800	1602,8	1,02	0,06	90
150	141,2	0,28	0,20	90	2700	2694,0	4,17	0,16	90
180	155,5	0,31	0,20	100	3300	2632,8	2,38	0,09	100
220	199,6	0,24	0,12	100	3900	2840,8	19,69	0,69	100
270	235,6	0,26	0,11	100	4700	4225,4	25,99	0,62	90
330	309,4	0,25	0,08	100	6800	7046,0	68,53	0,97	100
390	313,8	1,20	0,38	100	10000	10510,8	162,0	1,54	100
470	387,2	0,38	0,10	90					

$C_{cap}$  – štítková kapacita (hodnota kapacity udávaná na kondenzátoru)

$C_{meas}$  – střední hodnota změřených kapacit navrženým měřičem


$s$  – směrodatná odchylka změřených kapacit

$n_{2s}$  – počet změřených hodnot kapacit v 2s

### 7.1.3. Demonstrační úloha měření kapacity

Měřič kapacity navržený v kapitole 7.1.1. lze využít pro výukové účely. Navržený měřič nemusí být nutně použit přímo pro měření velikosti kapacity kondenzátorů, ale lze jím také například demonstrovat funkci kapacitních dotykových snímačů. Výstupní hodnota měřiče potom není změřená kapacita, nýbrž pouze signalizace, zda se snímače dotýká prst.

Blokové schéma zapojení kapacitního dotykového snímače je na obrázku č. 7.9. Odpor  $R_1$  je v zapojení použitý pro ochranu A/D převodníku proti elektrostatickému výboji. Kondenzátor  $C_1$  tvoří „offset“ měřené kapacity. K odporu  $R_1$  je připojen měděný plíšek překrytý izolepou, který tvoří jednu elektrodu deskového kondenzátoru s tenkou izolační vrstvou.



Obr. 7.9 – Blokové schéma navrženého kapacitního dotykového snímače

Navržený algoritmus dotykového snímače se od algoritmu popsaného v kapitole 7.1.1. příliš neliší. U dotykového snímače probíhá měření kapacity stále dokola, přibližně 1000x za sekundu. Pokud je změřena nižší kapacita než stanovená mez (100 pF), tak je LED dioda, přítomná na STM32F3 Discovery kitu, zhasnuta. Lidské tělo má kapacitu v řádu desítek až stovek pF. Po přiložení prstu na měděný plíšek se zvýší měřená kapacita obvodu a pokud překročí 100 pF, LED dioda se rozsvítí. Navržený snímač reaguje na dotyk velmi rychle a spolehlivě. Fotodokumentace této demonstrační úlohy je v příloze A.

## SHRNUTÍ DOSAŽENÝCH VÝSLEDKŮ

V rámci této práce byly řešeny především měřicí moduly s číslicovým zpracováním signálů a měření vlastností A/D převodníků. Pro přehlednost zde budou uvedeny všechny dosažené výsledky.

Vstupní signály do měřicích modulů měly kladné i záporné napětí. Použité A/D převodníky umožňují snímat signály pouze o kladném napětí. Z tohoto důvodu byly navrženy obvody pro úpravu vstupních signálů. Nejprve byly navrženy a realizovány obvody pro impedanční oddělení a posun vstupních signálů o polovinu napájecího napětí A/D převodníku. Nakonec byly navrženy obvody pro ochranu A/D převodníků proti záporným a příliš velkým signálům.

Měřicí moduly měly generovat signály symetrické kolem 0 V. Převod signálu z digitální do analogové podoby byl proveden pomocí D/A převodníku. Výstupní signály z D/A převodníku měly schodovitý průběh (vliv zeroth-order hold). Pro vyfiltrování (vyhlazení) signálů generovaných D/A převodníkem byl navržen aktivní analogový dolnopropustný filtr řádu 8. Tento řád byl zvolen jako určitý kompromis mezi komplikovaností filtru a jeho filtračními vlastnostmi. Navržený filtr je typu aproximace Butterworth a topologie Sallen-Key. Použitý D/A převodník umožňoval generovat pouze signály o kladném napětí. Aby byly výstupní signály měřicího modulu symetrické kolem 0 V, byl navržen obvod pro odstranění stejnosměrné složky generovaného signálu.

Před každým použitím měřicích modulů by bylo velmi nepraktické k modulům připojovat externí obvody umístěné na nepájivém kontaktním poli. Z tohoto důvodu byla navržena deska plošných spojů (DPS). Navržená DPS obsahuje obvody pro úpravu vstupních a výstupních signálů měřicích modulů. Na DPS se nachází operační zesilovače, které vyžadují kromě kladného i záporné napájení. Pro vytvoření záporného napětí byly použity obvody pracující na principu nábojové pumpy. Tato realizace způsobila ovšem menší problémy – s rostoucí zátěží klesala absolutní hodnota záporného napětí nutného pro napájení operačních zesilovačů. Byly proto použity operační zesilovače s nízkým proudovým odběrem, aby napětí příliš nepokleslo. Pro vyfiltrování kladného a záporného napájecího napětí byly použity LC filtry. Plocha navržené DPS je pouze 0,2 dm<sup>2</sup>. Navržená DPS byla profesionálně vyrobena v počtu 5 kusů a 3 kusy byly ručně osazeny. Plošný spoj lze snadno spojit s STM32F3 Discovery kitem pomocí dutinových lišt a společně tak vytváří kompaktní měřicí modul.

Jedním z cílů této práce bylo navrhnout a realizovat měřicí modul vykonávající funkci lock-in zesilovače s interním zpracováním referenčního signálu. Při návrhu tohoto lock-in zesilovače byl kladen důraz na jednoduchost a nízkou výpočtovou a paměťovou náročnost číslicového zpracování signálů. Navržený lock-in zesilovač je spínačového typu. Pro generování obdélníkového referenčního signálu byl použit



časovač v PWM módu. Frekvence referenčního signálu je nastavitelná uživatelem s velmi jemným krokem. Maximální nastavitelná frekvence je dána vlastnostmi použitého časovače. Navržený lock-in zesilovač snímá pouze měřený signál, jelikož referenční signál je zpracováván interně. Pro vzorkování měřeného signálu byl použit interní A/D převodník mikrokontroléru STM32F303. Číslicové zpracování změřeného signálu bylo implementováno především řízeným usměrněním a číslicovou filtrací. Pro vyfiltrování usměrněného signálu byl navržen číslicový filtr typu klouzavý průměr s exponencionálním zapomínáním. Na výstupu filtrů je stejnosměrný signál, ze kterého je vypočítána amplituda hledaného signálu.

Funkčnost navrženého lock-in zesilovače s interním zpracováním referenčního signálu byla ověřena v demonstrační úloze. Lock-in zesilovač měřil amplitudu užitečného signálu, který byl zarušen rušivým signálem. Efektivní hodnota užitečného signálu byla nastavena na přibližně 50 mV. Efektivní hodnota rušivého signálu byla nastavována v rozmezí 0 až 800 mV. Měření bylo provedeno pro frekvence referenčního signálu od 180 Hz do 720 Hz. Střední hodnoty změřené amplitudy byly velmi konzistentní. Maximální rozdíl mezi naměřenými středními hodnotami amplitudy byl necelých 0,5 mV. Při zvyšující se hodnotě přidaného rušení se mírně zvyšoval rozptyl naměřených hodnot. S rostoucí vzorkovací frekvencí tento rozptyl klesal. Směrodatná odchylka naměřených amplitud užitečného signálu byla při frekvenci referenčního signálu 720 Hz (při nejvyšší vzorkovací frekvenci) a rušení 800 mV pouze 0,12 mV. Celkově lze konstatovat, že velikost přidaného rušení výsledky významně neovlivňovala a bylo tedy dosaženo relativně dobrých výsledků.

Dalším z cílů této práce bylo navrhnout a realizovat měřicí modul vykonávající funkci lock-in zesilovače se zpracováním externího referenčního signálu. Tento měřicí modul byl navrhován jako klasický lock-in zesilovač se sinusovým referenčním signálem. Generování sinusového referenčního signálu bylo nejprve realizováno pomocí audio codecu CS43L22 přítomného na STM32F4 Discovery kitu. Výstupní signál byl avšak poměrně hodně zašuměný. Z tohoto důvodu nebyl CS43L22 využit pro generování referenčního signálu a místo něj byl nakonec použit interní D/A převodník mikrokontroléru STM32F303. Snímání měřeného a referenčního signálu bylo realizováno pomocí dvou interních A/D převodníků mikrokontroléru STM32F303. Tyto A/D převodníky pracovaly v duálním simultánním režimu. Vzorkovací frekvence A/D převodníků je pevně spjatá s frekvencí referenčního signálu. Frekvenci referenčního signálu lze nastavit ručně, nebo ji měřicí modul změří po stisku tlačítka automaticky a nastaví podle ní vzorkovací frekvenci A/D převodníků. Změřené signály jsou číslicově zpracovány. Stěžejní částí číslicového zpracování signálů byl návrh filtru. Pro vyfiltrování nežádoucích střídavých složek ze signálů vzniklých vynásobením měřeného signálu s referenčním a s referenčním signálem posunutým o 90 stupňů byl

navržen FIR filtr řádu 64. Tomuto filtru byl předřazen anti-aliasingový a decimační filtr s decimačním faktorem 8. Na výstupu číslicových filtrů jsou stejnosměrné signály, ze kterých je vypočítána amplituda a fázový posun mezi užitečným a referenčním signálem.

Funkčnost navrženého lock-in zesilovače s externím referenčním signálem byla ověřena v demonstrační úloze. Lock-in zesilovač měřil amplitudu užitečného signálu a fázový posun mezi užitečným a referenčním signálem. Efektivní hodnota užitečného signálu byla přibližně 87 mV. Užitečný signál byl zašuměn. Efektivní hodnota šumového signálu byla přibližně v rozmezí 6 až 400 mV. Při zvyšující se úrovni šumu se zvyšoval rozptyl naměřených hodnot. Směrodatná odchylka amplitudy užitečného signálu byla při nejvyšším zašumění až 2,1 mV a směrodatná odchylka fázového posunu se téměř vždy pohybovala v řádech desetin stupně. Nejvyšší rozdíl středních hodnot mezi zašuměným vstupním signálem a vstupním signálem s nejnižším zašuměním byl 1,1 mV. Rozdíl středních hodnot fázových posunů rostl s rostoucím šumem. Nejvyšší naměřený rozdíl byl přibližně 0,8 stupně. Celkově lze konstatovat, že navržený měřicí modul plnil funkci lock-in zesilovače relativně dobře.

Navržené lock-in zesilovače lze vzdáleně ovládat prostřednictvím rozhraní RS-232. Pro snadné ovládání měřicích modulů byla realizována jednoduchá PC aplikace. Prostřednictvím této aplikace lze zasílat příkazy měřicím modulům a přijímat od nich data.

Dalším měřicím modulem, který byl v této práci navržen, je modul vykonávající funkci korelátoru. Snímání měřeného a referenčního signálu bylo realizováno pomocí dvou A/D převodníků pracujících v simultánním módu. Změřený signál je v paměti posouván vzhledem k referenčnímu signálu a pro každý posun je vypočtena korelace těchto dvou signálů. Na základě hodnot těchto korelací je vypočten časový posun měřeného signálu vzhledem k referenčnímu signálu. Funkčnost navrženého korelátoru byla ověřena v zapojení, kde korelátor snímal měřený a referenční signál a pomocí korelace počítal časový posun mezi těmito signály. Vzhledem k tomu, že vzorkovací frekvence  $f_{ref}$  byla 102418 Hz, tak nejmenší měřitelný krok časového posunu byl přibližně 9,8 us. Odchylka mezi časovým posunem změřeným korelátozem a nastaveným časovým posunem byla vždy nižší. Měřené hodnoty téměř vůbec nekolísaly. Z naměřených hodnot bylo patrné, že bylo dosaženo relativně dobrých výsledků.

Další částí této práce bylo měření vlastností interních A/D převodníků mikrokontrolérů STM32F051, STM32F100, STM32F303 a STM32F407. V této části práce byl především zkoumán vliv vnitřních proudů tekoucích do A/D převodníků

těchto mikrokontrolérů nebo z nich vytékajících. Nejdříve byl proveden teoretický rozbor a následně bylo provedeno měření s použitými A/D převodníky. Změřené průběhy odpovídaly teoretickým předpokladům pouze v případě STM32F303 a částečně STM32F051 a STM32F100.

Na základě získaných poznatků bylo zkoumáno možné využití proudů tekoucích do A/D převodníků nebo z nich vytékajících pro měření kapacity. Následně byl realizován měřič kapacity, který využíval pouze A/D převodník. Pro měření kapacity kondenzátorů byl použit mikrokontrolér STM32F303, jelikož jeho vlastnosti odpovídaly teoretickým předpokladům. Nakonec byla ověřena funkčnost navrženého měřiče kapacity změřením hodnot kapacity několika kondenzátorů od 47 pF do 10 nF. Relativní chyba měření byla většinou v rozmezí  $\pm 2\%$ . Směrodatná odchylka změřených hodnot kapacit byla kromě jednoho případu vždy menší než 1% velikosti kapacity měřeného kondenzátoru při hladině spolehlivosti 95%. Z naměřených hodnot je patrné, že byla ověřena možnost využití proudů tekoucích do A/D převodníků nebo z nich vytékajících pro měření kapacity. Navržený měřič kapacity měřil kapacitu kondenzátorů relativně přesně. Pomocí menší úpravy algoritmu navrženého měřiče kapacity byl realizován kapacitní dotykový snímač. Navržený dotykový snímač reagoval na dotyk velmi rychle a spolehlivě správně.

## ZÁVĚR

Hlavním cílem této diplomové práce bylo navrhnout a realizovat měřicí moduly s číslicovým zpracováním signálů. V měřicích modulech měly být implementovány algoritmy pro číslicové zpracování signálů, například synchronní detekce, číslicové filtry nebo korelace.

Programové vybavení měřicích modulů bylo navrženo pro mikrokontroléry STM32F3xx nebo STM32F4xx. Nejlevnějším a časově nejefektivnějším řešením bylo využití vývojových modulů STM32F3 a STM32F4 Discovery kit. Nejdříve byly navrženy obvody pro úpravu vstupních a výstupních signálů měřicích modulů, především jejich napěťových úrovní. Výstupní signály generované interním D/A převodníkem mikrokontrolérů řady STM32F bylo potřeba vyhladit. Pro vyhlazení výstupních signálů byl navržen aktivní analogový filtr 8. řádu. Byly rovněž navrženy obvody na ochranu A/D převodníků proti záporným a příliš velkým vstupním signálům.

Pro snadné používání měřicích modulů, bez nutnosti připojování externích obvodů, byla navržena a realizována deska plošných spojů. Tato deska obsahuje všechny obvody pro nezbytné úpravy vstupních a výstupních signálů měřicích jednotek. Plošný spoj byl navržen tak, aby se mohl snadno nasunout na STM32F3 Discovery kit a společně s kitem tak vytvořil ucelený měřicí modul.

V měřicích modulech byly implementovány algoritmy pro číslicové zpracování signálů. Navržené moduly vykonávají funkci přístrojů typu lock-in zesilovač nebo korelátor. Pro demonstrační účely byly realizovány dva odlišné typy lock-in zesilovačů. Jedním je lock-in zesilovač spínačového typu s interním zpracováním referenčního signálu a implementovaným filtrem typu klouzavý průměr s exponenciálním zapomínáním. Druhým navrženým lock-in zesilovačem je typický lock-in zesilovač se zpracováním externího sinusového referenčního signálu a implementovaným anti-aliasingovým, decimálním a FIR filtrem. Navržené lock-in zesilovače budou sloužit pro výukové účely. Pro snadnou správu navržených modulů z nadřazeného PC byla realizována jednoduchá PC aplikace. Dalším typem měřicího modulu, který byl v této práci realizován je modul vykonávající funkci přístroje typu korelátor. Na základě vzájemné korelace naměřených signálů tento modul určoval časový posun mezi těmito signály.

Druhou částí této práce bylo měření vlastností A/D převodníků mikrokontrolérů řady STM32Fx. V rámci této práce byl realizován obvod a programové vybavení mikrořadičů STM32F051, STM32F100, STM32F303 a STM32F407 pro pozorování vlivu vnitřních proudů tekoucích do interních A/D převodníků těchto mikrokontrolérů nebo z nich vytékajících. Následně bylo zkoumáno možné využití vnitřních proudů A/D převodníku pro měření kapacity. Na základě získaných poznatků byl realizován měřič kapacity s využitím pouze samotného A/D převodníku.

## SEZNAM POUŽITÝCH ZDROJŮ

- [1] JELÍNEK, Petr. Měřicí jednotka pro synchronní distribuovaný systém. Bakalářská práce. ČVUT, FEL, Katedra měření, Praha, 2013 [cit. 2015-04-12].
- [2] HORÁK, Karel. Úvod do zpracování signálů. [online]. s. 25 [cit. 2015-04-18]. Dostupné z: [http://midas.uamt.feec.vutbr.cz/ZVS/lectures-pdf/01\\_Uvod\\_do\\_zpracovani\\_signalu.pdf](http://midas.uamt.feec.vutbr.cz/ZVS/lectures-pdf/01_Uvod_do_zpracovani_signalu.pdf)
- [3] WENN, Daren. Microchip: AN1115: Implementing Digital Lock-In Amplifiers Using the dsPIC® DSC. [online]. 2007, s. 12 [cit. 2015-03-26]. Dostupné z: <http://ww1.microchip.com/downloads/en/AppNotes/01115A.pdf>
- [4] NOVOTNÝ, Jan. Úvod do číslicového zpracování signálů - UCZ. KATEDRA TEORIE OBVODŮ ČVUT. [online]. 2001, [cit. 2015-04-18]. Dostupné z: <http://noel.feld.cvut.cz/vyu/ucz/cv4/index.htm>
- [5] Signálové procesory v praxi: Převzorkování diskrétního signálu, decimace a interpolace. [online]. 2010, s. 22 [cit. 2015-04-18]. Dostupné z: [http://measure.feld.cvut.cz/system/files/files/cs/vyuka/predmety/A0M38SPP/slides/A0M38SPP\\_Prednaska\\_8.pdf](http://measure.feld.cvut.cz/system/files/files/cs/vyuka/predmety/A0M38SPP/slides/A0M38SPP_Prednaska_8.pdf)
- [6] TAN, Li. Multirate DSP: Upsampling and downsampling. *EETimes* [online]. 2008 [cit. 2015-04-18]. Dostupné z: [http://www.eetimes.com/document.asp?doc\\_id=1275556](http://www.eetimes.com/document.asp?doc_id=1275556)
- [7] SMITH, W. *Digital signal processing: scientist and engineer's guide. Vyd. 1. California: California Technical Publishing, 1997, 626 s. ISBN 09-660-1763-3.* Dostupné z: <http://www.dspguide.com/pdfbook.htm>
- [8] MERCER, Colin. DATA SMOOTHING : RC FILTERING AND EXPONENTIAL AVERAGING. [online]. 2003, 12.3.2013 [cit. 2015-04-18]. Dostupné z: <http://blog.prosig.com/2003/04/28/data-smoothing-rc-filtering-and-exponential-averaging/>
- [9] ST Microelectronics. STM32F303xB/C/D/E, STM32F303x6/8, STM32F328x8, STM32F358xC, STM32F398xE advanced ARM®-based MCUs, Reference manual, Doc ID 022558 Rev 5 [cit. 2015-04-18]. Dostupné z: <http://www.st.com/web/catalog/mmc/FM141/SC1169/SS1576/LN1531/PF252054>
- [10] ST Microelectronics. AN4507 PWM resolution enhancement through dithering technique for STM32 advanced-configuration, general-purpose and lite timers, Application note, Doc ID 026443 Rev 1, Dostupné z: [http://www.st.com/st-web-ui/static/active/en/resource/technical/document/application\\_note/DM00119042.pdf](http://www.st.com/st-web-ui/static/active/en/resource/technical/document/application_note/DM00119042.pdf)
- [11] Virtual COM Port (VCP). NELSON MANDELA METROPOLITAN UNIVERSITY. [online]. [cit. 2015-04-18]. Dostupné z: [http://controlsoft.nmmu.ac.za/STM32F3-Discovery-Board/Example-programs/Virtual-COM-Port-\(VCP\)](http://controlsoft.nmmu.ac.za/STM32F3-Discovery-Board/Example-programs/Virtual-COM-Port-(VCP))
- [12] FISCHER, Jan. Měření směrových charakteristik zdrojů a detektorů optického záření. [online]. 2013, s. 3 [cit. 2015-04-18]. Dostupné z: [http://measure.feld.cvut.cz/system/files/files/cs/vyuka/predmety/A3M38VBM/VBM\\_smer\\_char\\_2013\\_1.pdf](http://measure.feld.cvut.cz/system/files/files/cs/vyuka/predmety/A3M38VBM/VBM_smer_char_2013_1.pdf)

- [13] CIRRUS LOGIC. *CS43L22 Datasheet. DS792F2. 2010, 66 s.* Dostupné z: [http://www.cirrus.com/en/pubs/proDatasheet/CS43L22\\_F2.pdf](http://www.cirrus.com/en/pubs/proDatasheet/CS43L22_F2.pdf)
- [14] ST Microelectronics. AN4195, STM32F30x ADC modes and application, Application note, DocID023897 Rev 1, Dostupné z: [http://www.st.com/web/en/resource/technical/document/application\\_note/DM00069390.pdf](http://www.st.com/web/en/resource/technical/document/application_note/DM00069390.pdf)
- [15] OPA743, OPA2743, OPA4743 Datasheet. 2001, 17 s. Dostupné z: <http://www.ti.com/lit/ds/symlink/opa2743.pdf>
- [16] ST Microelectronics. STM32F302xB, STM303xC Datasheet Doc ID 023353 Rev 10 [cit. 2015-04-18]. Dostupné z: <http://www.st.com/st-web-ui/static/active/en/resource/technical/document/datasheet/DM00058181.pdf>
- [17] Jednoduché přepět'ové ochrany. *Pandatron* [online]. 27.5.2009 [cit. 2015-04-18]. Dostupné z: [http://pandatron.cz/?797&jednoduche\\_prepetove\\_ochrany#komnapi](http://pandatron.cz/?797&jednoduche_prepetove_ochrany#komnapi)
- [18] STM32F3-Discovery Board. NELSON MANDELA METROPOLITAN UNIVERSITY. [online]. 27.5.2009 [cit. 2015-04-18]. Dostupné z: <http://controlsoft.nmmu.ac.za/STM32F3-Discovery-Board>
- [19] Uzhgorod National University, Department of Semiconductor Physics. *Mediacenter* [online]. 1.12.2014 [cit. 2015-04-18]. Dostupné z: [http://mediacenter.uzhnu.edu.ua/news/novitni\\_dosjagnennja\\_svitovogo\\_rivnja\\_v\\_navchalnij\\_proces\\_ta\\_naukovi\\_laboratoriji/2014-12-01-1839](http://mediacenter.uzhnu.edu.ua/news/novitni_dosjagnennja_svitovogo_rivnja_v_navchalnij_proces_ta_naukovi_laboratoriji/2014-12-01-1839)

## SEZNAM POUŽITÝCH ZKRATEK

A/D převodník	Analogově-digitální převodník
D/A převodník	Digitálně-analogový převodník
ADC	Analog to digital converter
DAC	Digital to analog converter
DMA	Direct memory access
DP filtr	Dolnoproustný filtr
GPIO	General purpose input/output
USART	Universal synchronous/asynchronous receiver and transmitter
PCB	Printed circuit board
DSP	Digital signal processing
FIR	Finite impulse response
IIR	Infinite impulse response
PWM	Pulse-width modulation
USB	Universal serial bus
GND	Ground
OA	Operational amplifier
COM	Communication port
RAM	Random-access memory

## SEZNAM TABULEK

Tab. 1 - Seznam implementovaných příkazů v lock-in zesilovači .....	21
Tab. 2 – Výsledky měření lock-in zesilovače s interním zpracováním ref.s. ....	23
Tab. 3 – Výsledky měření lock-in zesilovače se zpracováním externího ref.s. ....	46
Tab. 4 – Ověření funkčnosti navrženého korelátoru.....	49
Tab. 5 - Skutečné a změřené velikosti kondenzátorů .....	58
Tab. 6 - Skutečné a změřené velikosti kondenzátorů po korekci .....	60
Tab. 7 – Reprodukovatelnost měření kapacity navrženým měřičem.....	61




## SEZNAM OBRÁZKŮ

Obr. 2.1 – STM32F3 Discovery kit (vlevo) [18], STM32F4 Discovery kit (vpravo) [19] .....	8
Obr. 2.2 – Blokové schéma digitálního lock-in zesilovače .....	12
Obr. 2.3 – Blokové schéma přímé struktury FIR filtru.....	13
Obr. 2.4 – Blokové schéma anti-aliasingového a decimačního filtru .....	14
Obr. 2.5 – Vliv anti-aliasingového a decimačního filtru na spektrum signálu[6] .....	14
Obr. 2.6 – Blokové schéma RC článku.....	15
Obr. 3.1 - Blokové schéma digitálního lock-in zesilovače s interním ref.signálem .....	17
Obr. 3.2 - Generování referenčního obdelníkového signálu lock-in zesilovače.....	18
Obr. 3.3 - Posun a snímání měřeného signálu .....	19
Obr. 3.4 - Číslíkové zpracování signálů lock-in zesilovače.....	20
Obr. 3.5 - Použití lock-in zesilovače v laboratorní úloze .....	22
Obr. 4.1 – Blokové schéma digitálního lock-in zesilovače s externím ref.signálem.....	25
Obr. 4.2 - Blokové schéma generování signálu pomocí Audio codeců CS43L22 .....	26
Obr. 4.3 - Výstupní sinusový signál z audio codeců CS43L22 .....	27
Obr. 4.4 – Frekvenční spektrum výstupního sinusového signálu z audio DAC CS43L22 .....	27
Obr. 4.5– Úprava výstupního signálu D/A převodníku pro použití v lock-in zesilovači	28
Obr. 4.6 - Blokové schéma generování signálu pomocí interního DAC .....	28
Obr. 4.7 - Výstupní sinusový signál z DAC – 2 periody (vlevo), přiblížený (vpravo) ..	29
Obr. 4.8 - Úprava vstupních signálů lock-in zesilovače .....	30
Obr. 4.9 - Blokové schéma použitého simultánního duálního módu A/D převodníků [14] .....	30
Obr. 4.10 - Blokové schéma úpravy výstupního signálu .....	31
Obr. 4.11 - Spektrum impulzního průběhu a sinc.....	32
Obr. 4.12 - Elektrické schéma filtru .....	33
Obr. 4.13 - Frekvenční charakteristika navrženého filtru .....	33
Obr. 4.14 – Obvod pro posun a impedanční oddělení signálu.....	34
Obr. 4.15 – Signál z D/A převodníku vyfiltrovaný navrženým filtrem (vpravo- přiblížený).....	35
Obr. 4.16 - Blokové schéma úpravy výstupního signálu .....	35


Obr. 4.17 – Obvod pro posun vstupního signálu o $V_{DD}/2$ .....	36
Obr. 4.18 – Obvod pro ochranu vstupů mikrokontroléru .....	37
Obr. 4.19 – Úprava signálu vstupními obvody lock-in zesilovače.....	38
Obr. 4.20 – Obvod pro vytvoření záporného napětí .....	38
Obr. 4.21 – Obvod pro filtraci kladného a záporného napětí .....	39
Obr. 4.22 – Blokové schéma konektorů .....	40
Obr. 4.23 – Horní strana DPS (pohled shora).....	40
Obr. 4.24 – Spodní strana DPS (pohled shora).....	41
Obr. 4.25 – 3D model navržené DPS.....	41
Obr. 4.26 – Číslíkové zpracování signálů lock-in zesilovače s externím ref. signálem .	42
Obr. 4.27 – Blokové schéma číslicového filtrování v lock-in zesilovači .....	43
Obr. 4.28 – Frekvenční charakteristika anti-aliasingového filtru .....	43
Obr. 4.29 - Frekvenční charakteristika navrženého FIR filtru.....	44
Obr. 4.30 – Zapojení demonstrační úlohy lock-in zes. se zpracováním ext. ref. s. ....	45
Obr. 5.1 – Blokové schéma korelátoru .....	47
Obr. 5.2 – Zapojení demonstrační úlohy pro ověření funkčnosti korelátoru.....	48
Obr. 6.1 – Ovládací aplikace lock-in zesilovače pro nadřazené PC .....	50
Obr. 7.1 – Blokové schémata měření vstupních proudů ADC .....	51
Obr. 7.2 – Nabíjení/Vybíjení kondenzátoru při vzorkování interním ADC STM32F051/100 .....	53
Obr. 7.3 - Vybíjení externího kondenzátoru při vzorkování interním ADC STM32F303 .....	53
Obr. 7.4 - Nabíjení/Vybíjení kondenzátoru při vzorkování interním ADC STM32F407 .....	54
Obr. 7.5 – Ověření nabíjecích/vybíjecích průběhů na Cext osciloskopem.....	55
Obr. 7.6 – Vývojový diagram měření velikosti kondenzátoru .....	57
Obr. 7.7 - Kalibrační křivka pro kapacity do 1nF .....	59
Obr. 7.8 - Kalibrační křivka pro kapacity nad 1nF .....	59
Obr. 7.9 – Blokové schéma navrženého kapacitního dotykového snímače.....	61
Obr. A.1 – Demonstrační úloha lock-in zesilovače .....	75
Obr. A.2 – Samotná a spojená navržená DPS s STM32F3 Discovery kitem.....	75
Obr. A.3 – Realizace kapacitního dotykového senzoru.....	75
Obr. B.1 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F051.....	76

Obr. B.2 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F051.....	76
Obr. B.3 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F100.....	76
Obr. B.4 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F100.....	77
Obr. B.5 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F303.....	77
Obr. B.6 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F407.....	77
Obr. B.7 Vybíjení kondenzátoru při vzorkování interním ADC STM32F407.....	77


## PŘÍLOHA A - FOTODOKUMENTACE



*Obr. A.1 – Demonstrační úloha lock-in zesilovače*




*Obr. A.2 – Samotná a spojená navržená DPS s STM32F3 Discovery kitem*




*Obr. A.3 – Realizace kapacitního dotykového senzoru*


## PŘÍLOHA B – OVĚŘENÍ PRŮBĚHŮ NA EXTERNÍM KONDENZÁTORU OSCILOSKOPEM




Obr. B.1 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F051




Obr. B.2 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F051




Obr. B.3 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F100




Obr. B.4 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F100



Obr. B.5 - Vybíjení kondenzátoru při vzorkování interním ADC STM32F303



Obr. B.6 - Nabíjení kondenzátoru při vzorkování interním ADC STM32F407



Obr. B.7 Vybíjení kondenzátoru při vzorkování interním ADC STM32F407

## PŘÍLOHA C – PODKLADY PRO OSAZENÍ NAVRŽENÉ DPS

### C.1 Seznam doporučených součástek

Označení	Hodnota	Popis
C1, C3	470pF	Keramický kapacitor, 0805
C2	1,5nF	Keramický kapacitor, 0805
C4	2,2nF	Keramický kapacitor, 0805
C5	330pF	Keramický kapacitor, 0805
C6	3,3nF	Keramický kapacitor, 0805
C7	100pF	Keramický kapacitor, 0805
C8	6,8nF	Keramický kapacitor, 0805
C9, C10, C11, C12, C13, C14, C15, C16, C17, C20, C21, C22	100nF	Keramický kapacitor, 0805
C18, C19	22uF	Tantalový kapacitor, 1206
C23, C24	10uF	Elektrolytický kapacitor, 1206
D1, D2	STPS2H100A (100V/2A)	Schottkyho dioda
J1	ARK_3	ARK 3 Way terminal, 5mm pitch
L1, L2	27uH	Tlumivka
P1, P2	10x2	Dvouřadá 10-pinová dutinková lišta
R1	2k	Rezistor, 0805
R2	20k	Rezistor, 0805
R3, R5	1,6k	Rezistor, 0805
R4, R8	18k	Rezistor, 0805
R6	16,5k	Rezistor, 0805
R7	2,2k	Rezistor, 0805
R9, R13, R14, R15, R16, R27, R28	100k	Rezistor, 0805
R11, R12, R17, R18, R19, R20	150k	Rezistor, 0805
R23, R25	1k	Rezistor, 0805
R21, R22	220	Rezistor, 0805
R24, R26	10k	Rezistor, 0805
T1, T2	BC857	PNP tranzistor
U1, U2, U3, U4, U5	OPA2743UA	Operační zesilovač, SO-8
U6	ICL7660	DC-DC konvertor, SO-8


## C.2 Schéma zapojení

4

3

2

1



Title		Lock-in IO	
Size	Number	Revision	
A4		1.0	
Date:	4/21/2015	Sheet of	1
File:	E:\PCB\sch_Lock_in_IO\SchDoc	Drawn By:	Petr Jelínek

3

2

1