Implementace metody pro porovnání dvou časových stupnic na FPGA obvodu

Abstract

Práce se zabývá implementací TDC (Time-to-Digital Converter) uvnitř FPGA obvodu. Druhá část práce se zaměřuje na přenos přesného času prostřednictvím optických vláken a jeho následné porovnání s lokální časovou stupnicí. Implementovaná TDC struktura je kombinací zpožďovací linky a čítače. Spojení těchto dvou struktur poskytuje výborné rozlišení a široký měřící rozsah. Pro vývoj byl použit kit Terasic DE10-Standard. K němu je následně připojena navržená rozšiřující deska. Ta má za úkol poskytnout vhodné rozhraní, které nám samotný vývojový kit neposkytuje. Celý systém je řízen procesorem Nios. Dále procesor Nios umožňuje přístup ke konfigurační paměti SFP modulů a také zajišťuje komunikaci s PC. Uživatelská aplikace na PC poskytuje vizualizaci měřených dat spolu s jejich následným exportováním a také přístup ke konfiguraci SFP modulů.

The thesis is aiming at the implementation of the TDC (Time-to-Digital Converter) inside FPGA. The second part of the thesis focuses on time transfer through an optical fiber and its comparison with the local time scale. The implemented TDC is composed of a delay line and a counter. A combination of these two structures provides excellent resolution and a wide measuring range. The kit Terasic DE10-Standard is used as development hardware. The designed extension board is then connected to the development kit. The extension board aims to provide a suitable interface that is not fulfilled by the standalone development board. Processor Nios controls the whole system for time scales comparison. It also provides access to the SFP module configuration memory and establishes communication with the PC. The user application on PC ensures the visualization of the measured data with the export option and access to the SFP modules configuration.