Zobrazit minimální záznam

Design of FLASH Memory Reliability Test System



dc.contributor.advisorBouřa Adam
dc.contributor.authorHanife Ece Aykol
dc.date.accessioned2020-09-04T13:56:01Z
dc.date.available2020-09-04T13:56:01Z
dc.date.issued2020-08-28
dc.identifierKOS-984900960505
dc.identifier.urihttp://hdl.handle.net/10467/90108
dc.description.abstractFlash paměť je typem elektricky vymazatelné a programovatelné volatilní paměti (EEPROM). Stala se jednou z nejvýznamnějších částí trhu s polovodičovými pamětmi. Výhodou flash pamětí je, že jsou elektricky přepisovatelné jako EEPROM s jedinou tranzistorovou strukturou jako dřívější EPROM. Tato kombinace umožňuje vyrábět flash paměti s vyšší hustotou a s nižšími náklady. Zatímco tržní podíl pamětí flash vzrůstá, technologie paměti flash posouvá své fyzické limity spolehlivosti paměti kvůli škálování a neustálému namáhání. Omezená životnost programu a množství přepisů (mazání) je nejvýznamnějším problémem z hlediska spolehlivosti technologie flash. V této studii je demonstrován a testován mechanismus selhání vyvolaný stresem způsobený konstantním cyklováním programování / mazání. Následně je poskytnuto řešení pro správu dat pro produkty Eaton využívající ASIC2 čip.cze
dc.description.abstractFlash Memory, a type of electrically erasable and programmable read-only memory (EEPROM), became one of the most significant portions in the semiconductor memory market. Flash memories have the advantage of being electrically erasable like EEPROMs with a single transistor structure like early EPROMs. This combination allows Flash to be manufactured in great densities with lower cost and providing electrically erasable functionality. While the market share of Flash memory rises, Flash memory technology is pushing its physical limits in memory reliability due to scaling and constant stress. Program/Erase endurance is the most prominent issue in terms of reliability in Flash technology. Here in this study, the stress-induced failure mechanism caused by the constant program/erase cycling is demonstrated, tested and a data management solution for Eaton products, which are utilizing ASIC2, is provided.eng
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmleng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.htmlcze
dc.subjectFlash paměťcze
dc.subjectspolehlivostcze
dc.subjectprogram/erase endurancecze
dc.subjectASIC2cze
dc.subjectFlash memoryeng
dc.subjectreliabilityeng
dc.subjectprogram/erase enduranceeng
dc.subjectASIC2eng
dc.titleNávrh systému pro testování spolehlivosti pamětí typu FLASHcze
dc.titleDesign of FLASH Memory Reliability Test Systemeng
dc.typediplomová prácecze
dc.typemaster thesiseng
dc.contributor.refereeScheirich Ján
theses.degree.disciplineElektronikacze
theses.degree.grantorkatedra mikroelektronikycze
theses.degree.programmeElectronics and Communicationscze


Soubory tohoto záznamu





Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam