Zobrazit minimální záznam

Implementation of VGA Output and PS/2 Input Using Spartan3E FPGA in VHDL



dc.contributor.advisorLafata Pavel
dc.contributor.authorHodný Jiří
dc.date.accessioned2018-06-07T10:22:58Z
dc.date.available2018-06-07T10:22:58Z
dc.date.issued2018-06-06
dc.identifierKOS-587865111105
dc.identifier.urihttp://hdl.handle.net/10467/76078
dc.description.abstractCílem bakalárské práce je vytvorení knihovny v jazyce VHDL. Knihovna by mela obsluhovat výstup VGA a vstup PS/2 na prípravku Xilinx Spartan3E, respektive Nexys 4. Tyto prípravky jsou vybaveny programovatelným hradlovým polem FPGA. Knihovna bude umožnovat ctení stisknutých kláves na klávesnici a jejich zobrazení na monitoru pripojeném přes VGA.cze
dc.description.abstractThe aim of the bechelor thesis is creation of a VHDL library. The library should operate the VGA output and PS/2 input in Xilinx Spartan3e or Nexys 4 FPGA development kit. The library must read pushed keys and display them on a VGA monitor.eng
dc.language.isoCZE
dc.publisherČeské vysoké učení technické v Praze. Vypočetní a informační centrum.cze
dc.publisherCzech Technical University in Prague. Computing and Information Centre.eng
dc.rightsA university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics http://knihovny.cvut.cz/vychova/vskp.htmleng
dc.rightsVysokoškolská závěrečná práce je dílo chráněné autorským zákonem. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem http://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou http://knihovny.cvut.cz/vychova/vskp.htmlcze
dc.subjectFPGA,VGA,PS/2,VHDL,Spartan3E,Nexys4,ADCcze
dc.subjectPFGA,VGA,PS/2,VHDL,Spartan3E,Nexys4,ADCeng
dc.titleObsluha rozhraní VGA a PS/2 pomocí FPGA na přípravku Spartan3E v jazyce VHDLcze
dc.titleImplementation of VGA Output and PS/2 Input Using Spartan3E FPGA in VHDLeng
dc.typebakalářská prácecze
dc.typebachelor thesiseng
dc.date.accepted
dc.contributor.refereePravda Michal
theses.degree.disciplineRobotikacze
theses.degree.grantorkatedra kybernetikycze
theses.degree.programmeKybernetika a robotikacze


Soubory tohoto záznamu





Tento záznam se objevuje v následujících kolekcích

Zobrazit minimální záznam