• Chytrý dům 4.0 

      Autor: Jakub Kyzek; Vedoucí práce: Daňhel Martin; Oponent práce: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-02)
      Tato práce se zabývá návrhem a implementací systému pro chytrou domácnost jako součást projektu společnosti Kyvit s.r.o. Projekt volně navazuje na myšlenky a realizaci představenou v bakalářské práci Návrh a implementace ...
    • Datalogger pro zařízení měřící spektrum ionizujícího záření 

      Autor: Libor Kuchař; Vedoucí práce: Štěpánek Filip; Oponent práce: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)
      Datalogger je zařízení zachycující data v čase. V rámci textu závěrečné práce je rozebíráno, jak vhodně navrhnout a realizovat datalogger v domácích podmínkách vhodný pro měření spektra ionizujícího záření. V rámci tohoto ...
    • Deadline Verification Using Model Checking 

      Autor: Jan Onderka; Vedoucí práce: Ratschan Stefan; Oponent práce: Schmidt Jan
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12)
      V této práci je představena nová aplikace pro formální verifikaci splnění nejzazších termínů (deadlines) v jednoduchých programech pro mikrokontroléry, pracující na úrovni strojového kódu. V práci jsou studovány dosavadní ...
    • Detekce přítomnosti objektu ve vymezené oblasti pomocí sensoru typu dToF pro použití v automobilu 

      Autor: Petr Moucha; Vedoucí práce: Andrle Jiří; Oponent práce: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-02-10)
      Práce popisuje realizaci zařízení, jehož cílem je hlídat vymezenou oblast uvnitř automobilu před vniknutím nežádoucích objektů. Oblast je snímána pomocí direct Time-of-Flight (dToF) senzorů od firmy STMicroelectronics, ...
    • Digitální realizace elektronických výhybek pro reproduktorové soustavy 

      Autor: Pavel Dohnal; Vedoucí práce: Kyncl Jan; Oponent práce: Socha Petr
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-02)
      Tato práce popisuje, jakým způsobem lze navrhnout digitální reproduktorovou výhybku, která implementuje zadané přenosové funkce. Dále porovnává implementaci výhybky Eulerovou metodou, metodou Runge Kutta a implementaci ...
    • Emulátor bezkontaktní čipové karty v FPGA 

      Autor: Jeřábek Stanislav; Vedoucí práce: Buček Jiří; Oponent práce: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-15)
      Tato práce se zabývá emulací komunikace bezkontaktních čipových karet typu A podle normy ISO/IEC 14443. Odlišnost tohoto emulátoru spočívá v téměř stoprocentní implementaci v hardwaru - FPGA - v jazyce VHDL.
    • FPGA akcelerace baby varianty schématu WTFHE 

      Autor: Pavel Chytrý; Vedoucí práce: Novotný Martin; Oponent práce: Klemsa Jakub
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)
      S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale ...
    • FPGA IP jádro pro síťové rozhraní s podporou v Linuxu 

      Autor: Jan Brokeš; Vedoucí práce: Beneš Tomáš; Oponent práce: Hynek Karel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)
      Cílem práce je implementace IP jádra, které zpracovává SFP 10G nebo 1G signál na desce ZC706 do formy paketů. Ty potom filtruje podle cílového portu, určené pakety posílá na AXI Stream rozhraní v FPGA logice. Veškterý zbylý ...
    • FPGA IP jádro pro síťové rozhraní s podporou v Linuxu 

      Autor: Jaromír Mikušík; Vedoucí práce: Beneš Tomáš; Oponent práce: Hynek Karel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12)
      ..............................
    • Generátor prostředků vestavěné diagnostiky 

      Autor: Hülle Robert; Vedoucí práce: Daňhel Martin; Oponent práce: Štěpánek Filip
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)
      V této práci implementuji algoritmické generování obvodů vestavěné diagnostiky pro obvod tvořený náhodnou kombinační logikou.
    • Hardwarové zrcadlo paketů 

      Autor: Karel Hynek; Vedoucí práce: Ubik Sven; Oponent práce: Bartík Matěj
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
      Diplomová práce se zabývá návrhem a realizací zrcadla paketů určeného k testování 1Gbps Ethernetových sítí. Zařízení dokáže přeposílat Ethernetové IP pakety až do plné rychlosti rozhraní. Nad datovým tokem je taktéž prováděna ...
    • Hardwarový akcelerátor pro dopočtení chybějících položek v datovém streamu 

      Autor: Dvořáček Josef; Vedoucí práce: Schmidt Jan; Oponent práce: Dostál Jiří
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24)
    • Hardwarový přípravek pro přesné zacílení pohledu kamery v místnosti 

      Autor: Zuzana Jiránková; Vedoucí práce: Novák Jakub; Oponent práce: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)
      Cílem práce je vytvoření hardwarového přípravku pro zacílení pohledu průmyslové kamery, aby bylo možné získat vyšší rozlišení v zvolené oblasti zájmu. Zvoleným řešením bylo využití dvou kamer. Jedna je přehledová a druhá ...
    • HW modul pro samoopravný kód (FEC) v reálném čase 

      Autor: Nymš Jiří; Vedoucí práce: Ubik Sven; Oponent práce: Kubalík Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-02-07)
    • HW podpora detekce NAT 

      Autor: Rusnačko Ivan; Vedoucí práce: Dostál Jiří; Oponent práce: Benáček Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16)
    • Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru 

      Autor: Jan Říha; Vedoucí práce: Klemsa Jakub; Oponent práce: Novotný Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
      Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, ...
    • implementace funkce way-back s pomoci GPS do ultra low power MCU 

      Autor: Richard Stanko; Vedoucí práce: Hušák Jiří; Oponent práce: Skrbek Miroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-26)
      V tejto práci sa pojednáva o navigácii na globálnej úrovni, Bluetooth low energy a ich využitie v reálnej aplikácii, hodiniek, ktoré využívajú tieto technológie. V prvej kapitole sa zoznámime s technológiami využívaných v ...
    • Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA 

      Autor: Tomáš Beneš; Vedoucí práce: Bartík Matěj; Oponent práce: Borecký Jaroslav
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
      Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ...
    • Implementace Petriho sítě v hradlovém poli 

      Autor: Jakš Zbyněk; Vedoucí práce: Kubátová Hana; Oponent práce: Kohlík Martin
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Tato práce se zabývá metodikou převodu popisu Petriho sítí z jazyka PNML do syntetizovatelného zápisu pro programovatelná hradlová pole v jazyce VHDL. V úvodní části představí samotný koncept Petriho sítí, varianty a ...
    • Informační systém pro podporu provozu jídelny 

      Autor: Kello Tomáš; Vedoucí práce: Macejko Peter; Oponent práce: Hülle Robert
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)
      Práca rieši informačný systém vo veľkokapacitných jedálňach. Obsahujúci databázový, aplikačný server, aplikáciu na správu systému a tri druhy terminálov: informačný, objednávací a výdajný. Na termináli si klient môže ...