Prohlížení Diplomové práce - 18103 dle názvu
Zobrazují se záznamy 32-51 z 68
-
IO-Link Device pro testování IO-Link Masterů
; Vedoucí práce: Fenyk Miloš; Oponent práce: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)Během vývoje IO-Link Master produktů je třeba průběžně testovat funkčnost pomocí různých IO-Link deviců. Tato práce si klade za cíl vytvořit IO-Link test device, který by proces testování značně zjednodušil a umožnil by ... -
Maskování šifry AES na mikrořadiči a DPA druhého řádu
; Vedoucí práce: Buček Jiří; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)Práce je zam˘e˘rena na mo˘zné útoky pomocí diferenciální analýzy výkonu na maskované implementaci AES-128 na mikrokontroleru AVR. Implementace je rozd˘elenadot˘rí˘cástí. První˘cástobsahujenemaskovanéverzeAES-128. Druhá ... -
Měření na kontaktních čipových kartách
; Vedoucí práce: Buček Jiří; Oponent práce: Hlaváč Josef
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-02-12) -
Model VLIW procesoru
; Vedoucí práce: Kubátová Hana; Oponent práce: Šimková Marcela
Tato diplomová práce obsahuje teoretický základ typologie procesorů, jejich vývoje a vlastostí s důrazem na procesory typu VLIW. Čtenář je seznámen s vývojovým prostředím Codasip, ve kterém je následně implementována mnou ... -
Multichannel USB time-to-digital interface
; Vedoucí práce: Borecký Jaroslav; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-02-09)Předmětem práce je vývoj 4 kanálového time to digital konvertoru připojeného k PC skrze USB 3.0 rozhranı́. Implementace je vyhotovena v SystemVerilogu, otestována za pomoci Xilinx Vivado ILA a nasazena na FPGA SoM který ... -
Multiplatformní grafická aplikace pro simulaci mikroprogramovaného procesoru DOP
; Vedoucí práce: Kubalík Pavel; Oponent práce: Pluháček Alois
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)Cílem této práce je vytvoření multiplatformní aplikace pro simulaci mikroprogramovaného procesoru DOP sloužící zejména pro účely výuky. Aplikace by měla studentům umožnit pochopení fungování mikroprogramovaného procesoru ... -
Nástroj pro monitorování sítě na čipu
; Vedoucí práce: Schmidt Jan; Oponent práce: Prokš Michal
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27) -
Nástroje pro rychlé vytěžování dat při analýze postranních kanálů na FPGA
; Vedoucí práce: Miškovský Vojtěch; Oponent práce: Socha Petr
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12)K provedení útoku odběrovou analýzou na kryptografické zařízení je třeba naměřit až miliony průběhů spotřeby tohoto zařízení. Cílem této práce je vytvořit sadu nástrojů, která urychlí a usnadní proces získávání průběhů ... -
Návrh a verifikace integrovaného obvodu pro testování pamětí typu SRAM
; Vedoucí práce: Novák Tomáš; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-29)V této práci je rozebrán návrh testovacího čipu pamětí typu SRAM. Nejdříve jsou paměti rozdělené dle jejich vlastností, poté jsou analyzovány paměti SRAM a je vysvětlen RTL návrh testovacího čipu, který byl napsán v jazyce ... -
Návrh a vývoj pokročilé řídící jednotky lineárního motoru pro přesná laboratorní měření v biomechanice
; Vedoucí práce: Novotný Martin; Oponent práce: Vaňát Tomáš
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27) -
Návrh digitálního I2C slave IP bloku
; Vedoucí práce: Schmidt Jan; Oponent práce: Trojan Stanislav
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24) -
Návrh generického digitálního SoC obvodu pro FPGA platformu
; Vedoucí práce: Hujer Martin; Oponent práce: Schmidt Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-09)Tato diplomová práce se zabývá návrhem nástroje pro tvorbu systémů na čipu (SoC). Vygenerovaný SoC je možné ovládat prostřednictvím počítače pomocí rozhraní UART. Prostředí pro ovládání z počítače je napsáno v jazyce Python. ... -
Návrh spolehlivých systémů v FPGA s použitím bezpečnostních kódů
; Vedoucí práce: Kubalík Pavel; Oponent práce: Fišer Petr
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-29)Cílem této práce je analýza poruchového chování obvodů pomocí simulačního softwaru KČN. Pro obvody jsou nalezeny vhodné bezpečnostní kódy, které jsou schopné detekovat, případně opravovat tyto poruchy s co nejmenší redundancí. ... -
Návrh systému na čipu s procesorem RISC V pro řídící obvod USI digitálního grafického pera
; Vedoucí práce: Novák Tomáš; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-09)Tato diplomová práce se zabývá RTL návrhem a implementací systému systému na čipu na procesorové platformě RISC-V pro USI ovladač grafického pera. Současný SoC ovladače pera založeného na CoolRISC je analyzován a na základě ... -
Návrh verifikačního prostředí pro inteligentní sensor
; Vedoucí práce: Šťastný Jakub; Oponent práce: Douša Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici ... -
Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA
; Vedoucí práce: Jeřábek Stanislav; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých ... -
Paralelní optimalizace logických obvodů
; Vedoucí práce: Fišer Petr; Oponent práce: Schmidt Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-06-28)Tato práce se zabývá rozdělováním logického obvodu na vhodné části, které následně paralelně resyntetizuje za účelem dosažení lepšího konečného výsledku, než kdyby se obvod resyntetizoval vcelku. Představen je vlastní ... -
Pokročilé metody simulace v jazyce SystemVerilog
; Vedoucí práce: Kohlík Martin; Oponent práce: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)Tato práce se zabývá prací s nástroji pro simulaci číslicových obvodů. V první části se práce zabývá seznámením se s konstrukcemi jazyka SystemVerilog a knihovny UVM. Dále práce otestuje nástroje pro vytváření testbenchů, ... -
Programová výbava pro realizaci útoků postranními kanály
; Vedoucí práce: Miškovský Vojtěch; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-02-01)Kryptoanalyza postrannich kanalu predstavuje vaznou hrozbu pro mnoho soucasnych kryptosystemu. Utok postrannim kanalem se typicky sklada z aktivni faze, tj. sberu dat, a z analyticke faze, tj. zkoumani a vyhodnocovani dat. ... -
Přenos zvukových signálů počítačovou sítí na platformě Zynq
; Vedoucí práce: Ubik Sven; Oponent práce: Kubalík Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-08)Predmetom tejto diplomovej práce je implementácia audio kodekov pre platformu Audio MVTP založenú na platforme Xilinx Zynq-7000. Jej výsledkom sú moduly vďaka ktorým je na platforme možný prevod audia medzi analógovou ...