Hledat
Zobrazují se záznamy 1-3 z 3
FPGA IP jádro pro síťové rozhraní s podporou v Linuxu, FPGA IP core implementing network interface with Linux support
; Vedoucí práce: Beneš Tomáš; Oponent práce: Hynek Karel (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)
Cílem práce je implementace IP jádra, které zpracovává SFP 10G nebo 1G signál na desce ZC706 do formy paketů. Ty potom filtruje podle cílového portu, určené pakety posílá na AXI Stream rozhraní v FPGA logice. Veškterý zbylý ...
Programovatelný generátor synchronních sekvencí pulzů, Programmable generator of synchronous pulse sequences
; Vedoucí práce: Borecký Jaroslav; Oponent práce: Dudka Michal (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-19)
Předmětem práce je analýza dostupných technologií a následná implementace programovatelného vícekanálového sekvenceru pulzů za využití hradlového pole. Předmětem praktické části je samotný vývoj řešení v jazyce Verilog a ...
Zařízení pro ovládání základních periferií připojených k FPGA obvodu, Device for controlling basic peripherals connected to the FPGA circuit
; Vedoucí práce: Kubalík Pavel; Oponent práce: Miškovský Vojtěch (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-17)
Tato bakalářská práce se zabývá ovládáním běžně dostupných periferií z FPGA obvodu společnosti Xilinx. Z periferií řízených přímo jsou vybrána tlačítka, přepínače, LED diody, rotační enkodér a maticová klávesnice. ...