Hledat
Zobrazují se záznamy 11-14 z 14
Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA, High throughput FPGA implementation of LZ4 algorithm
; Vedoucí práce: Bartík Matěj; Oponent práce: Borecký Jaroslav (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)
Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ...
Internet věcí pro kancelář, Office IoT
; Vedoucí práce: Šedivý Jan; Oponent práce: Borecký Jaroslav (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-13)
Bakalářská práce se zabývá návrhem moderní kanceláře z hlediska ulehčení administrativy a běžnýh úkonů v kanceláři. Cílem bylo navrhnout a implementovat docházkový systém, systém aktuátorů a vhodné komunikační rozhraní. V ...
Implementace a srovnání plánovacích algoritmů pro systémy reálného času, Real-time scheduling algorithms: implementation and comparison
; Vedoucí práce: Kubátová Hana; Oponent práce: Borecký Jaroslav (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-18)
Tato práce se zabývá plánovacími algoritmy pro systémy reálného času, zkoumá a~modifikuje operační systém reálného času FreeRTOS. FreeRTOS je speciálně vyvinutý pro malé vestavěné systémy, tak aby uspokojil jak nároky ...
Multichannel USB time-to-digital interface, Multichannel USB time-to-digital interface
; Vedoucí práce: Borecký Jaroslav; Oponent práce: Novotný Martin (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-02-09)
Předmětem práce je vývoj 4 kanálového time to digital konvertoru připojeného k PC skrze USB 3.0 rozhranı́. Implementace je vyhotovena v SystemVerilogu, otestována za pomoci Xilinx Vivado ILA a nasazena na FPGA SoM který ...