Prohlížení katedra číslicového návrhu dle názvu
Zobrazují se záznamy 33-52 z 181
-
Firmware over the air (FOTA) pro přípravek Arduino
; Vedoucí práce: Háleček Ivo; Oponent práce: Bělohoubek Jan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-16)Tato bakalářská práce se zabývá problematikou vzdáleného nahrávání firmware do přípravku Arduino. Rozebírá vlastnosti a využití Wi--Fi a Bluetooth a zkoumá jejich zapojení na deskách Arduino Uno a Arduino Mega ADK. Zjišťuje ... -
FPGA akcelerace baby varianty schématu WTFHE
; Vedoucí práce: Novotný Martin; Oponent práce: Klemsa Jakub
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale ... -
FPGA IP jádro pro síťové rozhraní s podporou v Linuxu
; Vedoucí práce: Beneš Tomáš; Oponent práce: Hynek Karel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-08-27)Cílem práce je implementace IP jádra, které zpracovává SFP 10G nebo 1G signál na desce ZC706 do formy paketů. Ty potom filtruje podle cílového portu, určené pakety posílá na AXI Stream rozhraní v FPGA logice. Veškterý zbylý ... -
FPGA IP jádro pro síťové rozhraní s podporou v Linuxu
; Vedoucí práce: Beneš Tomáš; Oponent práce: Hynek Karel
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-12).............................. -
Generátor elektrických obvodů pro předmět ČAO
; Vedoucí práce: Kubalík Pavel; Oponent práce: Kohlík Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-13)Tato práce se zabývá návrhem a implementací aplikace na generování elektrických obvodů pro předmět BI-ČAO. Výsledná aplikace umožňuje náhodné vygenerování obvodu se zvoleným počtem hran a součástek, výměnu jednotlivých ... -
Generátor modelu neuronové sítě do VHDL
; Vedoucí práce: Skrbek Miroslav; Oponent práce: Fišer Petr
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-17)Tato práce se zabývá návrhem a implementací generátoru hardwarového popisu v jazyce VHDL ze softwarového modelu neuronové sítě, popsaného v Keras API. Důraz je také kladen na konfiguraci datových typů parametrů sítě a ... -
Generátor prostředků vestavěné diagnostiky
; Vedoucí práce: Daňhel Martin; Oponent práce: Štěpánek Filip
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-06-08)V této práci implementuji algoritmické generování obvodů vestavěné diagnostiky pro obvod tvořený náhodnou kombinační logikou. -
Hardwarové zrcadlo paketů
; Vedoucí práce: Ubik Sven; Oponent práce: Bartík Matěj
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Diplomová práce se zabývá návrhem a realizací zrcadla paketů určeného k testování 1Gbps Ethernetových sítí. Zařízení dokáže přeposílat Ethernetové IP pakety až do plné rychlosti rozhraní. Nad datovým tokem je taktéž prováděna ... -
Hardwarový akcelerátor pro dopočtení chybějících položek v datovém streamu
; Vedoucí práce: Schmidt Jan; Oponent práce: Dostál Jiří
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2012-07-24) -
Hardwarový modul pro šifrování dat v reálném čase
; Vedoucí práce: Bartík Matěj; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-16)Tato bakalářská práce má za cíl představení šifry AES a její implementaci v jazyce VHDL pro obvod typu FPGA. Implementovaný modul nabízí běžné operační módy blokových šifer dle standardu NIST Special Publication 800-38A. ... -
Hardwarový přípravek pro přesné zacílení pohledu kamery v místnosti
; Vedoucí práce: Novák Jakub; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-04)Cílem práce je vytvoření hardwarového přípravku pro zacílení pohledu průmyslové kamery, aby bylo možné získat vyšší rozlišení v zvolené oblasti zájmu. Zvoleným řešením bylo využití dvou kamer. Jedna je přehledová a druhá ... -
HW modul pro samoopravný kód (FEC) v reálném čase
; Vedoucí práce: Ubik Sven; Oponent práce: Kubalík Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-02-07) -
HW podpora detekce NAT
; Vedoucí práce: Dostál Jiří; Oponent práce: Benáček Pavel
(České vysoké učení technické v Praze. Vypočetní a informační centrum., 2013-06-16) -
Implementace a porovnání formátů pro ukládání řídkých matic v knihovně TNL
; Vedoucí práce: Oberhuber Tomáš; Oponent práce: Šimeček Ivan
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-01-28)Bakalářská práce se zabývá problematikou násobení řídkých matic s vektorem na grafických kartách. Byla přidána implementace různých algoritmů do projektu TNL zejména pro formát CSR. Mezi všemi implementacemi bylo provedeno ... -
Implementace a srovnání plánovacích algoritmů pro systémy reálného času
; Vedoucí práce: Kubátová Hana; Oponent práce: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-18)Tato práce se zabývá plánovacími algoritmy pro systémy reálného času, zkoumá a~modifikuje operační systém reálného času FreeRTOS. FreeRTOS je speciálně vyvinutý pro malé vestavěné systémy, tak aby uspokojil jak nároky ... -
Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru
; Vedoucí práce: Klemsa Jakub; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, ... -
Implementace AES algoritmu pro FPGA
; Vedoucí práce: Štěpánek Filip; Oponent práce: Novotný Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2015-12-22)Tato bakalářská práce se zabývá návrhem AES algoritmu pro programovatelné obvody (FPGA). Nejprve je předveden základní návrh, z něhož je následně odvozeno 5 spolehlivostních variant. Ty zajišťují odolnost algoritmu vůči ... -
Implementace embedded aplikace přijímající standardizované zprávy z okolních dronů
; Vedoucí práce: Brchl Lukáš; Oponent práce: Daňhel Martin
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-10)Práce se zabývá implementací embedded aplikace pro přijímání identifikačních a lokalizačních zpráv z dronů. Práce shrnuje evropský standard pro přímou dálkovou identifikaci dronů a popisuje implementaci aplikace pro příjem ... -
implementace funkce way-back s pomoci GPS do ultra low power MCU
; Vedoucí práce: Hušák Jiří; Oponent práce: Skrbek Miroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-26)V tejto práci sa pojednáva o navigácii na globálnej úrovni, Bluetooth low energy a ich využitie v reálnej aplikácii, hodiniek, ktoré využívajú tieto technológie. V prvej kapitole sa zoznámime s technológiami využívaných v ... -
Implementace kompresního algoritmu LZ4 s vysokou propustností v FPGA
; Vedoucí práce: Bartík Matěj; Oponent práce: Borecký Jaroslav
(České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-07)Diplomová práce se zabývá návrhem a implementací kompresní a dekompresní architektury číslicových jednotek určených pro FPGA obvody. Návrh klade důraz na využití v systémech s vysokou propustností a nízkou latencí. Práce ...