• Implementace standardu JESD204B na FPGA umožňující připojení vysokorychlostních A/D převodníků se vzorkovací frekvencí vyšší než 250 MSPS 

      Autor: František Boháček; Vedoucí práce: Sedláček Radek; Oponent práce: Hazdra Pavel
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-07)
      Cílem této práce je vytvoření přijímače protokolu JESD204B, který se používá pro vysokorychlostní AČ převodníky (250 milionů vzorků za vteřinu nebo více). Přijímač byl implementován v jazyce VHDL. Byly vytvořeny komponenty ...
    • Internetové rozhraní využívající FPGA 

      Autor: Kouřil Vojtěch; Vedoucí práce: Hazdra Pavel; Oponent práce: Rozehnal Zdeněk
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-06-14)
      Cílem této práce je využití pole FPGA k přenosu dat po síti. První část práce pojednává o hradlových polích FPGA, jejich stavbě a využití. Věnuje se také návrhu v poli FPGA a pojednává o návrhovém jazyce VHDL. Práce obsahuje ...