ČVUT DSpace
  • Search DSpace
  • Čeština
  • Login
  • Čeština
  • Čeština
Untitled 
  •   ČVUT DSpace
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Control Engineering
  • Master Theses - 13135
  • Untitled
  • Czech Technical University in Prague
  • Faculty of Electrical Engineering
  • Department of Control Engineering
  • Master Theses - 13135
  • Untitled
JavaScript is disabled for your browser. Some features of this site may not work without it.

Search

Show Advanced FiltersHide Advanced Filters

Filters

Use filters to refine the search results.

Now showing items 1-1 of 1

  • Sort Options:
  • Relevance
  • Title Asc
  • Title Desc
  • Author Asc
  • Authort Desc
  • Advisor Asc
  • Advisor Desc
  • Oponnet Asc
  • Opponet Desc
  • Issue Date Asc
  • Issue Date Desc
  • Accepted Date Asc
  • Accepted Date Desc
  • Results Per Page:
  • 5
  • 10
  • 20
  • 40
  • 60
  • 80
  • 100

Hardwarová podpora předvídatelné exekuce na vícejádrových procesorech, FPGA-based support for predictable execution model in multi-core CPU 

Baryshnikov Maxim; Supervisor: Sojka Michal; Opponent: Chudoba Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-06-21)
Z důvodu potřeby snížení nákladů a zvýšení výkonu embedded real-time systémů, pracují vědci po celém světě na způsobech, jak přizpůsobit hotová komerční zařízení bezpečnostně-kritickému designu. Předvídatelný exekuční model ...

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV
 

 

Useful links

CTU in PragueCentral library of CTUAbout CTU Digital LibraryResourcesStudy and library skillsResearch support

Browse

All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

Login

Discover

Author
Baryshnikov Maxim (1)
Chudoba Jan (1)Sojka Michal (1)Subject
predictable execution,Xilinx Zynq Ultrascale+,MPSoC,FPGA,tracing,memory,PREM (1)
Xilinx Zynq Ultrascale+,PREM,MPSoC,FPGA,trasování,ARM (1)
... View More

České vysoké učení technické v Praze copyright © 2016 

DSpace software copyright © 2002-2016  Duraspace

Contact Us | Send Feedback
Theme by 
@mire NV