Hledat
Zobrazují se záznamy 11-20 z 23
Návrh a klasifikace generování párových struktur topologie IO, Design and Classification of IC Layout Matched Structures
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Krejčí Pavel (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-23)
V jednotlivých krocích výroby integrovaných obvodů vznikají systematické neshody v parameterech aktivních i pasivních mikroelekronických součástek. Tyto systematické neshody lze snížit vhodným rozmístěním součástek u kterých ...
Návrh koncového stupně pro řízení sestupné hrany I2C, Design of Slope-controlled Output Stage of I2C
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Starý Richard (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-29)
Tato diplomová práce řeší problém řízení sestupné hrany pro velký rozsah napájecího napětí a kapacitní zátěže. Téma je návrh CMOS koncového členu sběrnice I2C s řízením sestupné hrany v 180 nm technologii. Cíl textu je ...
Návrh rozšíření existujícího řadiče CAN o standard FD, Extension of the Existing CAN Controller for FD Standard
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Pražan Michal (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2017-05-26)
CAN FD kontrolér je zařízení řídící výměnu dat a komunikaci na CAN sběrnici. Toto zařízení ukládá relevantní přijaté zprávy, vysílá zprávy a také komunikuje s řídícím systémem, kterým je ve většině případu mikrokontrolér. ...
Návrh integrovaného napěťového LDO regulátoru v technologii CMOS, Design of Voltage LDO Regulator in CMOS Technology
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Křenek Oskar (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-26)
Tato práce je zaměřena na obecný návrh napěťového regulátoru s nízkým poklesem napětí (LDO) a na návrh konkrétního LDO regulátoru, který bude splňovat zadané parametry. Úvodní kapitoly se zabývají základními bloky jako je ...
Návrh digitálního I2C master IP bloku, Design of I2C master IP bock
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Kovalský Jan (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27)
Návrh nízkopříkonové napěťové reference v technologii CMOS, Design of low-power sub-1V temperature independent voltage reference in CMOS technology
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Křenek Oskar
Tato práce se zabývá návrhem nízko napěťové, nízko příkonové napěťové reference. Úvodem jsou zde probraný MOS tranzistory a pasivní prvky dostupné v technologii CMOS. Tyto kapitoly tvoří s kapitolou popisující technologické ...
Návrh LDO regulátoru s ultra nízkým klidovým proudem, Ultra Low Quiescent Current LDO Regulator Design
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Petenyi Sandor (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2018-01-09)
Tato práce se zabývá návrhem LDO regulátoru napětí s ultra nízkým klidovým proudem v technologii BCD8 společnosti STMicroelectronics. Jedná se o návrh kompletního čipu včetně band-gap napěťové reference umožňující 4-bitový ...
Optimalizace topologie a umístění pro zvýšení výtěžnosti D/A převodníků, Optimal Area Allocation for Yield Enhancement of DAC
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Barri Dalibor (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-13)
Práce seznamuje s metodami návrhu pro zvýšení výtěžnosti a omezení chyb ve shodných strukturách. Systematické a náhodné chyby jsou shledány zdrojem neshod mezi strukturami. Je představen model náhodných chyb za využití ...
Návrh nízko napěťového paralelního bandgapu, Design of low voltage paralel bandgap
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Benka Tomáš (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-18)
Cíl diplomové práce je návrh dvou bandgap napěťových referencí, s rozdílným řešením diferenčního páru operačního zesilovače a porovnání jejich vlastností. Vše bude zhotoveno v CMOS technologii.
Implementace verifikační komponenty - modelu NFC přijímače, Verification Component Implementation - Model of NFC
; Vedoucí práce: Jakovenko Jiří; Oponent práce: Šťastný Jakub (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2019-06-13)
Návrh digitálnych obvodov je komplexný proces, ktorý zahŕňa verifikáciu chovania návrhu predtým, ako je na záver implementovaný. Universal Verification Methodology (UVM) je prísľubom efektívneho spôsobu verifikovania ...