Now showing items 1-1 of 1

    • Využití přípravku Terasic DE-10 Lite v jazyce VHDL 

      Author: Josef Šebánek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-08)
      Tato práce má za cíl seznámit s možnostmi využití vývojového kitu Terasic DE10-Lite, postaveném na technologii FPGA. První část práce seznamuje obecně s technologií FPGA v porovnání s architekturou Intel MAX10. Další části ...