Reflektometr v časové oblasti s FPGA

Abstract

Tato práce se zabývá návrhem reflektometru v časové oblasti (TDR). Popisuje návrh TDR s využitím FPGA Lattice ECP5. FPGA zde funguje jako generátor měřícího signálu i jako vzorkovač odraženého signálu.This thesis is about time domain reflectometer (TDR) design with an FPGA. Used FPGA is a Lattice ECP5. It works both as a signal generator and as a sampler and digitizer.