Browsing by Author "Pehnelt Tomáš"

Now showing items 1-20 of 21

    • Aplikace pro využití PS/2 vstupu a výstupu na LCD displej přípravku Spartan3E v jazyce VHDL 

      Author: Lukáš Liebzeit; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-02-02)
      Cílem bakalářské práce je vytvořit aplikaci pro vývojovou desku Spartan3E Starter Kir. Tato aplikace bude uchovávat v paměti znaky napsané na klávesnici. Klávesnice bude připojena přes PS/2 rozhraní. Znaky z paměti budou ...

    • Autonomní systém monitorování teploty, vlhkosti a tlaku vzduchu pomocí přípravku DE10-Lite v jazyce VHDL 

      Author: Filip Kheil; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-13)
      V této bakalářské práci je zahrnutý popis čidla teploty DS18B20 a dalších čidel teploty a vlhkosti DHT11 a DHT22. V další fázi je zde popsána komunikace mezi jednotlivými čidly a přípravkem MAX10 DE-10 Lite v jazyce VHDL. ...

    • Demonstrace řízení teploty v rodinném domě na základě měření teploty s využitím přípravku Nexys4 

      Author: Ondřej Janovský; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-09)
      Tato bakalářská práce se věnuje modelovému návrhu automatického zařízení pro energeticky efektivní řízení teploty v rodinném domě pomocí rekuperační jednotky. Jako platforma je využit kit Nexys 4™ FPGA Board s programovatelným ...

    • Generování tónů s využitím klávesnicového vstupu PS/2 přípravku Spartan3E 

      Author: Vojtěch Baštář; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-06-09)
      Bakalářská práce se zabývá obsluhou přípravku Spartan-3E Starter Kit. K ovládání přípravku je použita připojená PS/2 klávesnice a jako výstup slouží externí reproduktor. Fungování přípravku je popsáno jazykem VHDL. Pomocí ...

    • Kalkulátor na přípravku DE10-Lite v jazyce VHDL 

      Author: Magdalena Folková; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-11)
      Tato bakalářská práce se zabývá návrhem a realizací kalkulátoru na přípravku DE10-Lite v jazyce VHDL. Ve výsledném zapojení se využívá periferií na přípravku pro řízení a připojení maticové klávesnice a znakového LCD ...

    • Komunikace s přípravkem Spartan3E pomocí rozhraní RS232 

      Author: Jan Šedivý; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-08)
      Tato bakalářská práce popisuje návrh číslicových obvodů pomocí jazyka VHDL. Pro implementaci návrhu byl použit přípravek s hradlovým polem Spartan-3E. Nejprve je vytvořena obousměrná komunikace přes rozhraní RS-232 s ...

    • Komunikace s přípravkem Spartan3E pomocí rozhraní RS232 v jazyce VHDL 

      Author: Martin Hašek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-07)
      Cílem této práce je implementace modulu v programovacím jazyce VHDL. Modul se stará o komunikaci mezi přípravkem Spartan-3E Starter Kit a terminálem po sériové lince RS232. Sériová linka je pak dále využita k odesílání ...

    • Komunikace s přípravkem Spartan3E pomocí rozhraní RS232 v jazyce VHDL 

      Author: Martin Hašek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-13)
      Cílem této práce je implementace modulu v programovacím jazyce VHDL. Modul se stará o komunikaci mezi přípravkem Spartan-3E Starter Kit a terminálem po sériové lince RS232. Sériová linka je pak dále využita k odesílání ...

    • Komunikace se senzory typu 1-Wire připojených k přípravku DE10-Lite v jazyce VHDL 

      Author: Stanislav Knaizl; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-13)
      Práce se zabývá komunikací s digitálními senzory teploty a vlhkosti za pomoci FPGA. Cílem bylo navrhnout a vytvořit systém pro komunikaci se senzorem teploty DS18B20 po sériové sběrnici 1-Wire a senzorem teploty a vlhkosti ...

    • Monitor teploty a vlhkosti vzduchu s výstupem na displej realizovaný pomocí přípravku DE10-Lite a jazyka VHDL 

      Author: Filip Žourek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-13)
      Tato bakalářská práce se zabývá návrhem a realizací monitoru teploty a vlhkosti v jazyce VHDL s využitím přípravku DE10-Lite. K přípravku jsou připojeny senzory teploty DHT11 a DS18B20 a integrovaný obvod pro udržování ...

    • Monitor teploty a vlhkosti vzduchu s výstupem na displej realizovaný pomocí přípravku DE10-Lite a jazyka VHDL 

      Author: Michal Rieger; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2024-06-11)
      Tato bakalářská práce se zabývá návrhem a realizací monitoru teploty a vlhkosti v jazyce VHDL s využitím přípravku DE10-Lite. První část práce se věnuje teoretickému rozboru klíčových technologií a komponent, jako jsou ...

    • Návrh a implementace základního 8bitového mikrokontroleru v FPGA poli 

      Author: Josef Šebánek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2023-06-22)
      Tato práce má za cíl vytvořit jednoduchý mikrokontroler s využitím kitu Nexys 4 založeného na technologii FPGA. V první části se seznamujeme s obecnými principy mikrokontrolerů a technologií FPGA. V praktické části popisujeme ...

    • Obsluha vstupních a výstupních periferií pomocí VHDL 

      Author: Pehnelt Tomáš; Supervisor: Lafata Pavel; Opponent: Pravda Michal
      (České vysoké učení technické v Praze. Vypočetní a informační centrum., 2014-06-27)

    • Online nástroj pro minimalizaci logických funkcí metodou Karnaughových map a Quine-McCluskey 

      Author: Vít Kodat; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-08)
      Bakalářská práce se zabývá tématem minimalizace logických funkcí a vytvořením online nástroje pro minimalizaci těchto funkcí. Nástroj je vytvořen ve značkovacím jazyce HTML a programovacím jazyce JavaScript a je umístěn ...

    • Realizace jednoduchého navigačního systému pomocí FPGA a jazyka VHDL s výstupem na monitor 

      Author: Jiří Čala; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-09)
      Cílem práce je navrhnout a realizovat jednoduchý navigační systém na určování polohy, směru a rychlosti pohybu postavený na některém z dostupných kitů s FPGA, např. Zybo či Nexys a navigačním modulu Pmod NAV: 9-axis IMU ...

    • Regulátor PWM ve VHDL na přípravku Spartan3E 

      Author: Tomáš Bánok; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-07)
      Tato bakalářská práce se zabývá vytvořením VHDL kódu pro přípravek Spartan-3E Starter Board. Měření teploty je zajištěno digitálním senzorem DS18B20, který komunikuje pomocí 1–Wire sběrnice. Získaná teplota je použita pro ...

    • Využití klávesnicového vstupu PS/2 a výstupu na LCD displej přípravku Spartan3E 

      Author: Simona Vránová; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2020-08-26)
      Tato bakalářská práce se zabývá návrhem VHDL kódu pro přípravek Spartan-3E. Vstupem je připojená PS/2 klávesnice. K výstupu slouží zabudovaný LCD displej s řadičem HD44780. Vytvořený program umožňuje zobrazování stisknuté ...

    • Využití klávesnicového vstupu PS/2 a výstupu na LCD displej přípravku Spartan3E 

      Author: Jan Skalička; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2022-06-07)
      Práce se zaměřuje na čtení stisknuté klávesy na PS/2 klávesnici pomocí programovatelného hradlového pole FPGA. Tato přečtená klávesa je dále vypsána na LCD displej, který je součástí přípravku Spartan-3E. Displej se ovládá ...

    • Využití přípravku Terasic DE-10 Lite v jazyce VHDL 

      Author: Josef Šebánek; Supervisor: Lafata Pavel; Opponent: Pehnelt Tomáš
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2021-06-08)
      Tato práce má za cíl seznámit s možnostmi využití vývojového kitu Terasic DE10-Lite, postaveném na technologii FPGA. První část práce seznamuje obecně s technologií FPGA v porovnání s architekturou Intel MAX10. Další části ...

    • Využití vstupních a výstupních rozhraní v jazyce VHDL 

      Author: Pehnelt Tomáš; Supervisor: Lafata Pavel; Opponent: Chlumský Petr
      (České vysoké učení technické v Praze. Vypočetní a informační centrum.Czech Technical University in Prague. Computing and Information Centre., 2016-05-26)
      Diplomová práce se zabývá přípravky Digilent Nexys 4, Digilent Nexys 3 a Spartan-3E Starter Board a rozhraními, kterými tyto přípravky disponují. Dále se zabývá implementovaným řízením některých těchto rozhraní. Mezi ...