Bakalářská práce



České vysoké učení technické v Praze



Fakulta elektrotechnická Katedra elektromagnetického pole

Návrh HW platformy pro test elektronických komponent na radiační odolnost

Martin Olbrich

Vedoucí: Ing. Martin Šipoš, Ph.D. Studijní program: Elektronika a komunikace Květen 2023





Příjmení: **Olbrich**

Jméno: Martin

Osobní číslo: 499282

Fakulta/ústav: Fakulta elektrotechnická

Zadávající katedra/ústav: Katedra elektromagnetického pole

Studijní program: Elektronika a komunikace

II. ÚDAJE K BAKALÁŘSKÉ PRÁCI

Název bakalářské práce:

Návrh HW platformy pro test elektronických komponent na radiační odolnost

Název bakalářské práce anglicky:

Design of a HW Platform for Testing Electronic Components for Radiation Resistance

Pokyny pro vypracování:

Vytvořte zařízení umožňující měřit radiační odolnost elektronických komponent. Základní testovací deska bude obsahovat řídící mikrokontroler a sloty pro připojení modulů navržených pro konkrétní elektronickou komponentu testovanou na radiační odolnost. Mikrokontroler komunikuje s PC a posílá data pro následné zpracování v PC aplikaci. Pokyny pro vypracování:

Vyberte vhodný MCU s ohledem na aplikaci, seznamte se s sběrnicemi Ethernet, SPI a I2C a s návrhovým prostředím pro vývoj elektronických obvodů.

Navrhněte blokový diagram a schéma HW, DPS základní testovací desky s MCU a DPS testovacího modulu pro specifické zařízení (paměť komunikující pomocí SPI). Návrh DPS realizujte a ověřte základní funkčnost.

Vytvořte FW pro MCU implementující testování radiační odolnosti.

Vytvořte aplikaci pro PC pro vyhodnocení naměřených dat, otestujte specifické zařízení na radiační odolnost.

Seznam doporučené literatury:

[1] SKŘIVÁNEK, Vojtěch. Programujeme STM32: zdolejte jednočipy profesionálů [online]. 2. vydání. TZ-one, 2022 [cit. 2023-02-05]. ISBN 978-80-7539-131-5.

[2] ZÁHLAVA, Vít. Návrh a konstrukce desek plošných spojů. Praha: BEN - technická literatura, 2011. ISBN 978-80-7300-2X.

Jméno a pracoviště vedoucí(ho) bakalářské práce:

Ing. Martin Šipoš, Ph.D. katedra měření FEL (13138)

Jméno a pracoviště druhé(ho) vedoucí(ho) nebo konzultanta(ky) bakalářské práce:

Datum zadání bakalářské práce: 06.02.2023

Termín odevzdání bakalářské práce: 26.05.2023

Platnost zadání bakalářské práce: 22.09.2024

Ing. Martin Šipoš, Ph.D. podpis vedoucí(ho) ústavu/katedry podpis vedoucí(ho) práce prof. Mgr. Petr Páta, Ph.D. podpis děkana(ky)

III. PŘEVZETÍ ZADÁNÍ

Student bere na vědomí, že je povinen vypracovat bakalářskou práci samostatně, bez cizí pomoci, s výjimkou poskytnutých konzultací. Seznam použité literatury, jiných pramenů a jmen konzultantů je třeba uvést v bakalářské práci.

Datum převzetí zadání

Podpis studenta

Poděkování

V první řadě bych chtěl poděkovat Milanovi Malichovi z Ústavu technické a experimentální fyziky ČVUT v Praze (dále ÚTEF) za veškerou pomoc od návrhu desek plošných spojů, přes psaní firmwaru po korekturu této práce. Rád bych také poděkoval Ing. Michaelu Holíkovi, Ph.D. z ÚTEFu za pomoc s korekturou při psaní bakalářské práce. Dále vedoucímu práce za FEL Ing. Martinu Šipoši, Ph.D za cenné připomínky při psaní této práce. V neposlední řadě Ondřejovi Pavlasovi za cenné rady k celému procesu tvorby bakalářské práce na externím pracovišti.

Prohlášení

Prohlašuji, že jsem předloženou práci vypracoval samostatně a že jsem uvedl veškeré použité informační zdroje v souladu s Metodickým pokynem o dodržování etických principů při přípravě vysokoškolských závěrečných prací.

V Praze, 24. května 2023

Martin Olbrich

Abstrakt

Bakalářská práce se zabývá návrhem HW modulární platformy pro test elektronických komponent na radiační odolnost. V práci je popsán samotný návrh HW platformy, FW pro mikrokontrolér a nakonec funkčnost aplikace pro počítač ovládající a vykreslující průběh měření. Platforma umožňuje testovat elektronické součástky komunikující pomocí SPI a I²C. Přenos dat mezi PC a platformou je zajištěn použitím ethernetu. Nakonec jsou v práci uvedeny výsledky měření radiační odolnosti F-RAM paměti na události způsobené ionizujícím záření (tzv. single event effects).

Klíčová slova: ionizující záření, radiační odolnost, F-RAM paměť, polovodičové součástky, mikrokontrolér

Vedoucí: Ing. Martin Šipoš, Ph.D.

Abstract

This bachelor's thesis describes desing of a HW modular platform for testing the radiation resistance of electronic components. The thesis describes the design of the HW platform, the firmware for the microcontroller and the functionality of the computer application that controls measurement and plots measurement graphs. The platform allows testing electronic components that comunicate via SPI and I²C. The microcontroller comunicates with the PC via Ethernet. Finally, the thesis presents results of testing radiation resistance of F-RAM memory for single event effect.

Keywords: ionizing radiation, radiation hardness, F-RAM memory, semiconductor components, microcontroller, total ionizing dose, single event effect

Title translation: Design of a HW Platform for Testing Electronic Components for Radiation Resistance

Obsah

1 Úvod	1
2 Úvod do ionizujícího záření	3
2.1 Ionizující záření	3
2.2 Korpuskulární záření	3
2.2.1 Ålfa záření	4
2.2.2 Protony	4
2.2.3 Těžší ionty	4
2.2.4 Beta mínus záření	4
2.2.5 Beta plus záření	4
2.2.6 Neutronové záření	5
2.3 Vlnění	5
2.3.1 Interakce vlnění s materiálem	5
3 Dopady ionizujícího záření na elektronické komponenty	7
3.1 Dopady ionizujícího záření na polovodiče	7
3.2 Události způsobené ionizujícím záření (SEE)	8
3.2.1 Single event upset	8
3.2.2 Single event transient	9
3.2.3 Single event functional interrupt	10
3.2.4 Single event latchup	10
3.2.5 Single event gate rupture a Single event burnout	10
3.2.6 Single event induced Hard Error	11
3.3 Celková ionizační dávka (TID)	11
3.3.1 TID v MOS struktuře	11
3.3.2 TID v bipolární struktuře	11
3.4 Poruchy krystalové mřížky (DD)	12
4 Sběrnice	13
4.1 Sběrnice Ethernet	13
4.1.1 Referenční model RM-OSI	13
4.1.2 Protokol UDP	14
4.1.3 Protokol TCP	14
4.2 Sběrnice SPI	15
4.2.1 Princip komunikace	15
4.3 Sběrnice \hat{I}^2C	16
4.3.1 Princip komunikace	16
5 Realizace platformy pro test elektronických komponent	19
5.1 Návrh schéma a DPS	20
5.1.1 Výběr mikrokontroléru	20
5.1.2 Snímání proudu	20
5.1.3 Spínání zátěže	21
5.1.4 Napájení	21
5.1.5 Připojení modulů	22
5.1.6 Testovací modul	22
5.1.7 Postup návrhu DPS a výsledky ověřování funkčnosti	23

6 Firmware pro MCU	25
6.1 Typy testů	25
6.2 Programovací prostředí STM32CubeIDE	25
6.3 Hierarchie FW	26
6.4 Použití DMA	26
6.5 Použití registrů	27
6.6 Struktura paketů	28
6.7 Implementace TCP/IP	29
7 Aplikace pro počítač	31
7.1 Signály a sloty	32
7.2 Vykreslování grafů	32
7.3 Grafické uživatelské rozhraní	32
7.3.1 Ovládací část programu	32
7.3.2 Grafická část programu	34
8 Měření radiační odolnosti	37
8.1 Průběh a výsledky měření	38
8.1.1 Výsledky měření jevu typu SEU	39
8.1.2 Výsledky měření jevu typu SEFI	40
9 Závěr	41
Literatura	43
Přílohy	
A Schéma zanojení základní desky	4 0

Α	Schéma zapojení základní desky	49
В	Schéma zapojení testovacího modulu s CY15B104QSN	53
С	DPS základní desky, vrchní vrstva	55
D	DPS základní desky, spodní vrstva	57
Ε	DPS testovacího modulu s CY15B104QSN	59

Obrázky

2.1 Comptonův rozptyl, překresleno z [2]	6
3.1 SEU a MBU v paměti. [6]	9 9 0
3.4 Řez NPN tranzistorem a graf závislosti zesílení bipolárního tranzistoru na radiační	~
dávce 1	2
4.1 Referenční model OSI. [12]	4
4.2 Zapojení SPI sběrnice se třemi <i>Slave</i> zařízení. [15] 1	5
4.3 Zapojení SPI sběrnice, převzato z [18] a překresleno 1	6
5.1 Blokové schéma	q
5.2 Zapojení senzoru proudu a spínacího obvodu 2	1
5.3 Zapojení externího zdroje napájení	2
5.4 3D model 9pinové konektorové lišty v programu Fusion 360	$\overline{2}$
5.5 Zapojení testovacího mudulu s pamětí CY15B104QSN 24	3
5.6 3D modely DPS 2	4
5.7 Realizace DPS 24	4
6.1 Topologie komunikace	8
7.1 Uživatelské rozhraní aplikace pro PC.	1
7.2 Zpráva signalizující chybu při připojování k serveru. 3	3
8.1 Rentgenový snímek paměti CY15B104QSN	7
8.2 Viditelné "wirebondy" na snímku paměti CY15B104QSN 3	8
8.3 Měřící stanoviště s AmBe válečkem	8
8.4 Detailní pohled na měřící stanoviště	9
E.1 Vrchní vrstva	9
E.2 Spodní vrstva	9

Tabulky

6.1 Položky registru	27
6.2 Struktura paketu GET	28
6.3 Struktura paketu SET	28
6.4 Seznam příkazů SET	29
8.1 Výsledky měření jevu typu SEU	39
8.2 Výsledky měření jevu typu SEFI	40

Kapitola 1 Úvod

Cílem této bakalářské práce je navrhnout platformu umožňující testovaní elektronických komponent na radiační odolnost.

Ústav technické a experimentální fyziky ČVUT v Praze, kde vývoj této bakalářské práce probíhal, se zabývá měřením radiace. Měření probíhají na půdě Evropské organizace pro jaderný výzkum (zkráceně CERN), nebo ve vesmírných aplikacích. Požadavkem na toto měření jsou radiačně odolné elektronické součástky. Snahou návrhářů elektronických obvodů je používat komerčně dostupné komponenty pro jejich nízkou cenu a dobré vlastnosti, jako je například malá spotřeba nebo velikost. Tuto snahu můžeme také vidět u raketové společnosti SpaceX [1]. Tento cíl vede k vytvoření modulární platformy, která umožní testovat komerční součástky na radiační odolnost. Význam modularity je v tomto případě obrovský. Znamená vytvořit zařízení, které dokáže komunikovat se součástkami pomocí různých rozhraní a mít možnost sbírat data různého charakteru (velikost napětí, odběr proudu apod.).

První kapitola Úvod do ionizujícího záření se zabývá popisem a interakcí jednotlivých typů ionizujícího záření s materiálem. V další kapitole Dopady ionizujícího záření na elektronické komponenty jsou popsány jevy vznikající v elektronických součástkách po interakci s ionizujícím záření. Třetí kapitola Sběrnice popisuje použitá rozhraní.

V praktické části se kapitola Realizace platformy pro test elektronických komponent věnuje návrhu schéma a desek plošných spojů testovací platformy. Firmware pro MCU popisuje princip a funkcionality firmwaru pro mikrokontrolér. Další kapitola Aplikace pro počítač se zaměřuje na aplikaci vytvořenou ve frameworku QT umožňující ovládat testování a poslední kapitola Měření radiační odolnosti uvádí naměřené výsledky z testování konkrétní součástky na radiační odolnost.

Kapitola 2

Úvod do ionizujícího záření

Pro návrh a testování elektronických komponent na radiační odolnost je klíčové porozumět tomu, jakým vlivů budou tyto komponenty vystaveny. Před tím, než se budu zabývat dopady ionizujícího záření na elektronické komponenty, se nejprve zaměřím na popis jednotlivých typů ionizujícího záření a jejich interakci s materiálem.

Při studiu záření jsem narazil na dva typy, které jsou rozděleny na základě energie částic. Prvním typem je ionizující záření, kde částice mají dostatečnou energii na to, aby při interakci s materiálem změnily podobu atomu (vyrazit z něho elektrony, protony nebo neutrony). Ionizace poté spouští další procesy v materiálu vedoucí k např. změně elektrických účinků. Dalším typem záření je neionizující, jehož částice mají nižší energii, nedostatečnou na ionizaci. Látky na toto záření obvykle reagují mechanickými nebo tepelnými účinky. [2] Tato bakalářská práce se bude zabývat pouze ionizujícím zářením.

2.1 lonizující záření

Podle [2], ionizující záření lze dále dělit na základě způsobu ionizace.

- **Přímo ionizující záření** je tvořeno částicemi, které nesou elektrický náboj a přímo interagují, na základě Coulumbova zákona, s materiálem, kterým procházejí. Mezi tyto částice řadíme: jádra atomu Helia (záření α), elektrony (záření β^{\pm}), protony, těžší ionty.
- **Nepřímo ionizující záření** je tvořeno částicemi, které nenesou elektrický náboj a ionizují materiál předáním kinetické energie nabitým částicím, a ty poté ionizují materiál. Mezi tyto částice řadíme fotony (γ a X-ray záření) a neutrony.

2.2 Korpuskulární záření

Jak uvádí [2], tento typ záření je tvořen pohybujícími se částicemi předávající svoji energii (kinetickou, elektrický náboj) materiálu, tyto částice mají nenulovou klidovou hmotnost m_0 a šíří se rychlostí menší než rychlost světla. Po interakci s materiálem zachovávají svoji existenci.

2.2.1 Alfa záření

Ke vzniku α částice dochází u těžkých prvků vlivem silného odpuzování protonů v jádře. Výsledkem je vznik jádra ⁴/₂He obsahující dva protony a neutrony. Vzniklá α částice opouští atom s vysokou kinetickou energii. Materiály produkující tento typ záření je například uran nebo radium. [3]

S porovnáním s ostatními typy korpuskulárního záření má α částice největší elektrický náboj a po vniku částice do látky působí Coulombovou silou na ostatní elektrony, vyráží je z atomového obalu a tím také velmi rychle ztrácí kinetickou energii potřebnou pro pronikání hlouběji do materiálu. Díky velké hmotnosti α částice je dráha přímočará. Na konci interakce je materiál obohacen o jeden atom hélia. [2]

2.2.2 Protony

Protony, vyskytující se ve vesmíru, s materiálem interagují analogicky jako α částice. Protony mohou interagovat i s atomovými jádry. [2]

2.2.3 Těžší ionty

Těžší ionty, vyskytující se ve vesmíru, s materiálem interagují analogicky jako α částice, avšak vlivem vyššího náboje, více ionizují materiál. [2]

2.2.4 Beta mínus záření

K přeměně β^- dochází v jádrech s nadbytkem neutronů. Neutron se přemění na proton a při této proměně emituje β^- částici (elektron) a elektronové antineutrino. [3]

Vysoce energetický elektron vniknutím do materiálu působí odpudivě na elektrony usazené v atomech a začne je vyrážet z atomového obalu. Dopadající elektron se při interakci v materiálu s jiným elektronem odráží a prudce mění směr (z důvodu své nízké hmotnosti). Při každém "nárazu" ztratí část své energie a postupně se zpomaluje. [2] V některých případech může být z jádra vygenerován foton [6]. Nakonec v materiálu zůstane o jeden elektron navíc [2].

2.2.5 Beta plus záření

Ke vzniku β^+ částice dochází u jader s nadbytkem protonů. Proton se přemění na neutron a při této přeměně je emitována β^+ částice (pozitron) a elektronové neutrino. [3]

Vnikem β^+ do materiálu se tato částice chová stejně jako β^- . Rozdíl nastává po zabrzdění, kdy dochází k anihilaci (zánik) pozitronu a elektronu za vzniku dvou fotonů γ záření s energií rovnající se součtu klidových energií anihilovaného páru pozitronu a elektronu. Každý z fotonů je emitován na opačnou stranu a buďto z látky vyletí nebo jsou látkou absorbovány. [2]

2.2.6 Neutronové záření

K uvolnění neutronu z jádra dochází jadernými reakcemi při štěpení těžkých jader nebo jako chtěný produkt v urychlovači částic vznikající nárazem urychlených iontů do nastaveného materiálu. Neutrony mají krátký poločas rozpadu a velmi brzy po vzniku se rozpadají na protony, elektrony a (anti)neutrina (β^-). Při interakci neutronu s látkou nedochází k přímé ionizaci, vzhledem k nábojové neutralitě neutronu. V materiálu dochází až k sekundární ionizaci, která vzniká po interakci neutronu s atomy prostředí. Při pružném rozptylu předává rychle dopadající neutron část své kinetické energie jádru a pohybem kladně nabitého jádra se materiál ionizuje. Při nepružném rozptylu rychle dopadající neutron zvyšuje vnitřní energii jádra. Ionizace nastává, když se jádro vrací zpět do původního stavu. Na konci tohoto děje je uvolněn foton γ záření. Pomalé neutrony jsou pohlceny jádrem, vlivem toho se vyzařuje β^- nebo γ záření, které následně ionizuje materiál. [2]

2.3 Vlnění

Tento typ záření je tvořen fotony, které se šíří od zdroje formou vln. Typickými představiteli je elektromagnetické pole nebo gravitační vlny (tvořeny gravitony). Fotony mají nulovou klidovou hmotnost m_0 , nulový náboj a šíří se rychlostí světla. Po interakci s materiálem (předáním energie) zanikají. Do této skupiny řadíme γ a rentgenové záření. [2] Vlnové záření vzniká jadernými reakcemi nebo při přechodu jádra z vyššího do nižšího stavu [4].

2.3.1 Interakce vlnění s materiálem

Interakce vlnového záření můžeme rozdělit na tři hlavni procesy, jmenovitě fotoefekt, comptonův rozptyl a tvorba elektron-pozitronových párů. Následující popis jevů vychází z [2].

Fotoefekt

Fotoefekt je proces, při němž dopadající foton předá veškerou energii elektronu a pokud je energie dopadajícího fotonu vyšší než vazebná energie elektronu na dané hladině, tak je z atomu vyražen fotoelektron s energií danou vzorcem (2.1).

$$E_e = h \cdot v - E_v, \tag{2.1}$$

kde $h\cdot v$ je energie dopadajícího fotonu
a E_v vazebná energie vyraženého fotoelektronu.

Pravděpodobnost vzniku fotoefektu je závislá na protonovém čísle materiálu Z, který pohlcuje vlnové záření a na energii dopadajícího záření E_{γ} .

Nejvyšší pravděpodobnost vzniku fotoefektu nastává u prvků s vysokým protonovým číslem a energií dopadajícího fotonu pohybující se kolem vazebné energie elektronů absorbující látky. Tato energie se obvykle pohybuje v řádu

2. Úvod do ionizujícího záření • • •

desítek keV. Vznik fotoefektu je pro fotony s energií nad 1 MeV téměř nepravděpodobný.

Tvorba elektron-pozitronových párů

Vletí-li foton o energii alespoň větší než součet klidových energií elektronu a pozitronu (1,022 MeV) do látky, tak vlivem interakce s Coulumbovým polem jádra se foton přemění na dvojici elektron a pozitron.

Comptonův rozptyl

Nepohltí-li se dopadající foton při srážce s elektronem okamžitě, nastává Comptonův rozptyl. Děj, při kterém nepohlcený foton dále pokračuje v pohybu materiálem jiným směrem se sníženou energií.

Energie odraženého fotonu (E_{γ}') je dána Comptonovým vztahem (2.2), ze kterého je patrné, že tento jev je značně závislý na úhlu odrazu fotonu záření. Celý děj je znázorněn na obr. 2.1. Velikost snížené energie fotonu odpovídá velikosti energie odraženého elektronu.

$$E_{\gamma}' = \frac{E_{\gamma}}{\left[1 + \frac{E_{\gamma}}{m_{\rm oc}c^2} \cdot (1 - \cos\vartheta)\right]},\tag{2.2}$$

kde E_{γ} je energie dopadajícího fotonu γ záření, m_{oe} je klidová hmotnost elektronu, c je rychlost světla a ϑ úhel odrazu fotonu vůči úhlu dopadu.



Obrázek 2.1: Comptonův rozptyl, překresleno z [2].

Kapitola 3

Dopady ionizujícího záření na elektronické komponenty

Tato kapitola se zabývá dopady ionizujícího záření na elektronické komponenty. Vzhledem k tomu, že převážná většina součástek je polovodičová, bude se tato část zabývat pouze dopady ionizujícího záření na polovodičové součástky.

Zkoumání těchto dopadů je v dnešní době důležité hlavně pro spolehlivost a životnost kosmických systémů jako jsou palubní počítače raket, družic apod.. Dalšími kritickými průmysly je letecký průmysl (ve vyšších vrstvách atmosféry jsou letadla vystavena větší dávce ionizujícího záření) a vojenský průmysl. V zásadě se jedná o jakoukoliv elektroniku řídící citlivé nebo kritické systémy. Je proto důležité dokonale znát jevy, které se vyskytují v polovodičových strukturách, aby bylo možné jim předcházet použitím radiačně odolných součástek, redundantních systémů nebo je minimalizovat pomocí včasné detekce.

V této kapitole se používají termíny *rekombinace*, *drift* a *difúze*, kterým je možné hlouběji porozumět v [5].

3.1 Dopady ionizujícího záření na polovodiče

Jak již bylo naznačeno v úvodu této kapitoly, účinky ionizujícího záření v polovodiči snižují spolehlivost součástky a tím zvyšují její chybovost. Tyto poruchy lze rozdělit do následujících kategorií [6]:

- Single event effects (dále SEE)
- Total ionizing dose (dále TID)
- Displacement damage (dále DD)

V následujících částech jsou vysvětleny jednotlivé typy a jejich závažnost. Z důvodu složitosti překladu odborných termínů jsou jednotlivé názvy efektů uvedeny v původním anglickém jazyce.

3.2 Události způsobené ionizujícím záření (SEE)

Vznik SEE je způsoben průchodem částic nebo fotonů polovodičen, kdy jsou vygenerovány páry elektron-díra. Zasažením aktivního polovodiče, kdy je vlivem vnějšího elektrického pole pár zpracován driftem nebo difúzí, vznikne proudový pulz. Tento pulz může způsobit změnu bitu nebo selhání celého zapojení. Dopady rozdělujeme na destruktivní a nedestruktivní. Nedestruktivní jev (tzv. "soft errors") není schopen zničit zařízení. Tento jev především ovlivňuje obvody s pamětí jako jsou například digitální sekvenční logické obvody nebo přímo paměti. Tyto zařízení jsou ovlivňovány změnou stavu bitu, která může odstartovat řadu procesů. [6] Nedestruktivní jev dále dělíme na Single Event Upset (SEU), Multiple Bit Upset (MBU), Single Event Transient (SET) a Single Event Functional Interrupt (SEFI). Destruktivní jev (tzv. "hard errors") dělíme na Single Event Latchup (SEL), Single Event Gate Rupture/Burnout (SEGR/SEB) a Single Event Induced Hard Error (SHE). [7]

3.2.1 Single event upset

Nejčastější typ SEE. V materiálu je dostatečně velký náboj na překlopení logického stavu jednoho bitu [7]. Do skupiny elektronických zařízení, náchylných na SEU, řadíme především dynamické nebo statické paměti náhodného přístupu (DRAM, SRAM), hradla, klopné obvody [6]. Dále registry nebo také obvody ASIC a FPGA [7]. Jedná se o nedestruktivní jev a způsobené chyby je možné opravit přenastavením daného bitu [7]. Nutná je včasná detekce. Způsobené chyby lze rozdělit podle délky účinku [7] na:

- Přechodné chyby změny bitu vznikající v pamětových buňkách, lze je snadno detekovat a opravit za běhu programu přenastavením logické úrovně.
- Trvalé chyby poruchy objevující se např. v konfigurační paměti, která může být opravena pouze nahráním nového kódu.

SEU je možné dále rozdělit podle závažnosti (počtu změněných bitů) na Single Bit Upset (SBU), kdy je v logickém slově změněn pouze jeden bit a Multiple Bit Upset (MBU), kdy je změněno více bitů. [7]

MBU je způsoben částicí s vyšším lineárním přenosem energie (LET) nebo trajektorií částice s velkým úhlem dopadu vedoucí k zasažení více sousedních paměťových buněk v jednom logickém slově, jak je ukázáno na obr. 3.1. Uvedený termín Multicell Upsets označuje zasažení více paměťových buněk různých logických slov. [6] Dále platí, podle zdroje [7], že vlivem "zvyšující se integrace a miniaturizace číslicových obvodů vzrůstá pravděpodobnost výskytu těchto poruch". MBU má mnohem větší dopad na funkčnost systému, protože oprava vícenásobných chyb je mnohem složitější a standardní opravné kódy nebo algoritmy (ECC) nemusí stačit [7].

3.2. Události způsobené ionizujícím záření (SEE)



Obrázek 3.1: SEU a MBU v paměti. [6]

Jak je uvedeno ve zdroji [6] u pamětí DRAM se MBU vyskytuje v rozsahu 5-10% z četnosti výskytu SEU a u pamětí SRAM v rozsahu 5-15% ze všech výskytů SEU.

3.2.2 Single event transient

Zasáhnou-li částice hradlo (NOR, NAND, XOR) v daném logickém zapojení může následně vzniknout Single Event Transient (SET), v digitálních obvodech také označován jako Digital Single Event Transient (DSET). Částice vygenerují impulz, který se následně šíří obvodem. Některé jsou dostatečně velké, aby byly zachyceny prahovými napětími a vygenerují tak falešný digitální signál. Ten se šíří obvodem jako nová informace a může vyvolat nežádoucí jevy. Jak je ukázáno na obr. 3.2, SET může zasáhnout i rozvod hodinového signál, který se šíří do všech zařízení k němu připojených. [6]



Obrázek 3.2: SET v sekvenčním logickém obvodě. [6]

3.2.3 Single event functional interrupt

Mezi další nedestruktivní jev řadíme SEFI. Tento efekt vzniká v kritické části zařízení, které je zodpovědné za řídicí mechanismy a může změnit tok programu [7] např. zasažením registru spouštějící reset systému [6]. SEFI poruchy se vyskytují u nevolatilních FLASH pamětí, DRAM, SRAM, FPGA nebo u mikroprocesorů a mikrokontrolérů [7].

3.2.4 Single event latchup

Single event latchup řadíme mezi tzv. "hard errors". Zasahuje integrované obvody vyrobené technologií CMOS (Complementary Metal Oxide Semiconductor) nebo BiCMOS. Jak je uvedeno na obr. 3.3, v CMOS struktuře vznikají parazitní bipolární tranzistory. Emitor PNP BJT tranzistoru je připojen na anodu (P+), báze na V_{DD} (N) a kolektor na P-epi/P-substrat. Emitor NPN BJT tranzistoru je připojen na katodu N+, báze na P-epi/P-sub a kolektor na bázi PNP tranzistoru. Zapojením vzniká tyristor. Dopadající částice, vygenerováním párů elektron-díra a následným driftem, vytvoří úbytek napětí v potenciálové jámě N (R_{N-well}) a na R_{SUB} . Velikost úbytku napětí je dána rezistivitou a hloubkou substrátu i jámy. Je-li napětí na uvedených rezistorech dostatečně velké otevře se jeden tranzistor, vzniká ve struktuře tyristorový jev, uzavře se kladná zpětná vazba a propojuje se napájení a zem. [6]

Popisovaný jev výše povoluje vzniknout ve struktuře nadproud a ten může nevratně poškodit součástku. Poruchu lze odstranit včasným resetováním napájení zařízení nebo vyčkat do úplného zničení. [6]



Obrázek 3.3: SEL v CMOS struktuře. [6]

3.2.5 Single event gate rupture a Single event burnout

Jev vyskytující se ve výkonových aplikacích postihující MOSFET tranzistory, IGBT tranzistory, bipolární tranzistory a diody. Tyto součástky jsou vlivem vysokého vnitřního pole náchylné na vznik poruch. U SEB může dojít vli-

vem zkratu k destrukci součástky. U SEGR dochází k destrukci proražením dielektrika MOSFET tranzistorů. [7]

3.2.6 Single event induced Hard Error

Single Event Inuced Hard Error (SHE) se převážně vyskytuje v pamětech SRAM a DRAM. Vlivem nahromaděného náboje může dojít k zaseknutí bitu v pamětové buňce. [7]

3.3 Celková ionizační dávka (TID)

Total Ionizing Dose (TID) poskytuje informaci o maximální možné absorpci ionizujícího záření polovodičovou součástkou, aniž by byla pozměněna funkčnost součástky. Po překročení této dávky dochází k poruchám především v tranzistorech vyrobených MOS nebo bipolární technologií.

Udávanou jednotkou je absorbovaná dávka v radech (Radiation Absorbed Dose) s uvedením příslušného materiálu např. rad(Si). Platí, že 1 rad = $0.00001 \frac{\text{J}}{\text{g}}$ [8]. V systému SI je však používána jednotka Gray (Gy), platí 1 Gy = $100 \cdot \text{rad}$. V technických dokumentech výrobců součástek je používána jednotka rad(Si) nebo krad(Si). [6]

Dopadne-li částice na izolant, který je definován nízkou hustotou volných nosičů a jejich pohyblivostí (především díry) uchová se v materiálu, po odletu elektronu, přebytečný náboj. Velikost vytvořeného náboje je závislá na typu ionizujícího záření (fotony, ionty, neutrony, elektrony atd.), energii, trajektorii a vlastnostech. [6] V následujících podkapitolách bude podrobněji probrán popisovaný jev v MOS a bipolární technologii tranzistorů.

3.3.1 TID v MOS struktuře

Problém nastává použitím izolačního materiálu SiO₂ (Oxid křemičitý) na vytvoření hradla. V SiO₂ mají elektrony mnohem větší pohyblivost než díry, proto při vygenerování páru elektron-díra (potřebná energie cca. 17 eV) rekombinuje velmi malá část a elektron difuzí nebo driftem opouští materiál. V materiálu zůstává osamocená díra a tím vzniká elektrické pole. Tímto procesem se ve struktuře akumuluje náboj a tím se postupně posunuje prahové napětí tranzistoru. Největší dopad na životnost MOS struktury má γ záření následuje rentgenové záření, elektrony a lehké ionty. [6]

3.3.2 TID v bipolární struktuře

Poškození vzniká u integrovaných bipolárních tranzistorů vlivem použití SiO_2 jako izolačního materiálu viz obr. 3.4a. Bipolární tranzistory mají zvýšenou citlivost na nízkou radiační dávku (tzv. ELDRS z anglického jazyku Enhaced Low-Dose-Rate Sensitivity), proto pro správné určení TID je potřeba součástky testovat na malých dávkách. Při testování bipolárních tranzistorů malými dávkami ionizujícího záření bylo totiž pozorováno zvýšení proudu

tekoucího do báze, aniž by byl, podle předpokladu, zvýšen proud kolektorem. Výsledkem je snížení činitele zesílení β (h_{FE}), jehož velikost je dána poměrem proudu v kolektoru ku proudu tekoucí bází. [6] Snižování zesílení bipolárních tranzistorů v závislosti na dávce ionizujícího záření je ukázáno na obr. 3.4b. Naměřená data pochází z vesmírné sondy Casini [6], která byla vypuštěn do vesmíru v roce 1997 raketou Titan 4B a v roce 2017 sonda zakončila svoji misi v atmosféře Saturnu, jehož pozorování měla sonda za úkol.



Obrázek 3.4: Řez NPN tranzistorem a graf závislosti zesílení bipolárního tranzistoru na radiační dávce

3.4 Poruchy krystalové mřížky (DD)

Displacement Damage (DD) je jev, při kterém dochází vlivem záření k vyrážení atomů z krystalové mřížky. Výsledkem je změna elektrických a optických vlastností materiálu. Tato změna je trvalá. [9]

Prochází-li částice materiálem, ztrácí svoji energii buďto generací elektron děrových párů (ionizace) nebo přemisťováním atomů v krystalické mřížce (zkratka NIEL znamenající neionizující ztráta energie). Pokud nastane NIEL, zůstane po atomu prázdné místo. Uvolněný atom se může pohybovat po mřížce a snaží se zaujmout stabilní stav. Mohou se vytvářet izolované atomy nebo shluky atomů. Tyto defekty závisí na typu a energii dopadající částice, teplotě, čase po ozáření, typu materiálu, nečistot a jejich koncentrace. Vlivem narušení krystalické mřížky se v materiálu mění energetické pásma. [10]

Pro součástky se definuje tzv. displacement damage dose v jednotkách MeV/g, která říká kolik energie na gram je možné uložit v materiálu [9]. Podrobnější informace je možné nalézt v [9] a [10].

Kapitola 4 Sběrnice

Ve této bakalářské práci byly použity sběrnice typu SPI, I^2C a Ethernet, jejichž princip bude v následující kapitole popsán.

4.1 Sběrnice Ethernet

Sběrnice typu ethernet je jedna z komunikačních rozhraní umožňující připojení do počítačové sítě (LAN, WAN, atd.). Komunikace je definována, pro zjednodušení problému, referenčním modelem ISO/OSI (International Organization for Standardization/Open Systems Interconnection). Následující podkapitola Referenční model RM-OSI čerpá z [13] a podkapitoly Protokol UDP a Protokol TCP z [14].

4.1.1 Referenční model RM-OSI

Pro zjednodušení celého problému se komunikace rozděluje do několika vrstev, konkrétně do sedmi viz obr. 4.1. První vrstvou je vrstva fyzická, zajištující přenos digitálního signálu na přenosové médium. Druhá, spojová, vrstva řídí komunikaci a definuje topologii sítě. Zabezpečuje přenos proti chybám a poskytuje fyzické adresování. Síťová vrstva zajištuje směrování v síti i mezi nesousedními zařízením např. pomocí IP adresy. Transportní vrstva zabezpečuje spojení mezi koncovými zařízeními a umožňuje rozlišit data pro více procesů. Relační vrstva poskytuje sestavení, řízení a ukončení relace. Prezentační vrstva zabezpečuje správně kódování znaků a datových formátů. Aplikační vrstva dává datům svůj význam a jsou zde definovány různé protokoly jako např. HTTP.

Každá vrstva komunikuje pomocí komunikačního protokolu vždy se sousední vrstvou, nemůže být vynechána a poskytuje určitou službu nebo funkci. Pokud danou vrstvu chceme vynechat, musíme tuto vrstvu označit jako transparentní. Uplatňuje se zde princip zapouzdření.

Mezi komunikujícím zařízeními je používán tzv. Protocol Data Unit (PDU), který obsahuje záhlaví a datovou část. Ono záhlaví je tvořeno režijními informacemi dané vrstvy. Jakákoliv vrstva odesílajícího zařízení převezme PDU jako datový blok od vyšší vrstvy, přidá hlavičku a předá celý blok nižší vrstvě. Nakonec nejnižší (fyzická) vrstva vše odešle přijímajícímu zařízení.

4. Sběrnice



Obrázek 4.1: Referenční model OSI. [12]

4.1.2 Protokol UDP

Protokol UDP pracuje v transportní vrstvě. Jedná se o nespolehlivý způsob komunikace tedy, že není zajištěno doručení, správnost a pořadí dat posílaných druhému zařízení. Po odeslání není vyžadováno potvrzení o přijetí. Při komunikaci není vytvořeno spojení, zařízení pouze odešle daný datagram na určitou IP adresu a tím komunikace ze strany odesílajícího zařízení končí.

Tento typ komunikace se především používá tam, kde je potřeba rychlost, malá spotřeba nebo není problémem ztráta datagramu. Využití můžeme najít u embedded zařízení, internetových televizí nebo rádií apod.

4.1.3 Protokol TCP

Protokol TCP je na rozdíl od UDP protokolu velmi spolehlivý. Po vytvoření spojení s protějším zařízením je schopen zajistit správnost dat i jeho posloupnost. Relační, prezentační a aplikační vrstva jsou nahrazeny jednou vrstvou jménem aplikační.

Princip komunikace je založen na posílání potvrzení o příjmu správných dat. Pokud odesílající stanice potvrzení nepřijme nebo pokud přijímaná data jsou chybná, posílá se paket znovu. Spojením se vytváří duplexní přenos na základě definice čísla portu.

Příkladem použití tohoto protokolu jsou aplikace požadující spolehlivost doručení dat jako jsou např. HTTP (Hypetext Transfer Protocol) zajišťující komunikaci mezi webovým prohlížečem a serverem, SMTP (Simple Mail Transfer Protocol) umožňující posílání elektronické pošty apod.

4.2 Sběrnice SPI

Serial Peripheral Interface (SPI) je plně duplexní synchronní rozhraní typu "single master" tedy, že komunikaci inicializuje pouze jeden řídící obvod (*Master*). Rozhraní je definováno pomocí čtyř pinů. Serial Clock (*SCK*), Master Out - Slave In (*MOSI*), Master In - Slave Out (*MISO*) a Chip Select (*CS*). *CS* je někdy označován i jako Slave select (*SS*). Příklad zapojení tří *Slave* zřízení k jednomu *Master* zařízení viz obr. 4.2. Princip SPI je čerpán z [16], pokud není uvedeno jinak.



Obrázek 4.2: Zapojení SPI sběrnice se třemi Slave zařízení. [15]

Pinem *SCK Master* obvod distribuuje hodinový signál do všech připojených *Slave* zařízení. Frekvence hodinového signálu poskytuje informaci o tom, kdy se mají začít data vzorkovat nebo odesílat. Zkráceně se od této frekvence odvíjí rychlost komunikace.

Piny MOSI a MISO jsou určeny pro samotný přenos dat. Jejich funkčnost je zřejmá z názvu, proto zde nebude dále rozebrána. Pinem CS Master vybírá obvod se kterým chce komunikovat. Každé Slave zařízení má svůj vlastní CS. Počet pinů Master obvodu, umožňující funkci CS, limituje celkový počet připojitelných Slave zařízení ke sběrnici. Jak je zmiňováno ve zdroji [16], tak pro aktivaci CS je použita inverzní logika, pro aktivaci Slave zařízení je potřeba připojit na pin CS logickou 0. Od tohoto je označován chip select symbolem \overline{CS} . Navíc některé obvody vyžadují před každým příkazem nastavení \overline{CS} do logické 1 a poté přepnutí zpět do logické 0, i když je již \overline{CS} aktivován. Toto mj. používá paměť Infineon CY15B104Q, která je v rámci této bakalářské práci testována.

4.2.1 Princip komunikace

Master obvod nejprve nastaví \overline{CS} příslušnému Slave zařízení. Následně Master obvod začne generovat hodinový signál a vysílat data na lince MOSI. Posílají se rámce o velikosti 8/16/24/32 bitů a MSB je většinou posílán jako první [16]. Master i Slave zařízení obsahují posuvný registr (viz obr. 4.3). Master

4. Sběrnice

hodinovým signálem řídí posouvání obou registrů. Tyto registry slouží pro uložení korektně přijatých nezpracovaných dat čekajících na zpracování a dále k vysílání, protože každý posun registrů v naznačených směrech znamená vysunutí bitu ze *Slave* registru a posláním bitu na pin *MISO*. [17] *Slave* zařízení tedy využívá k odesílání dat hodinové impulzy, které distribuuje *Master* pouze při komunikaci se zařízením. Z toho plyne, že na lince *MOSI*, při přijmu dat na pinu *MISO*, musí *Master* neustále udržovat spojení.



Obrázek 4.3: Zapojení SPI sběrnice, převzato z [18] a překresleno.

SPI komunikace nabízí čtyři režimy. Proměnnými popisující jednotlivé režimy nazýváme CPOL (Clock Polarity) a CPHA (Clock Phase). CPOL definuje polaritu signálu SCK, přesněji jeho klidovou úroveň. Platí-li CPOL = 0 je klidová hodnota hodinového signálu SCK v logické 0. CPHA určuje hranu hodinového signálu, kdy dochází k začátku vzorkování nebo odesílání dat. Platí-li CPHA = 0 vzorkuje se při přechodu hodinového signálu z neaktivní (nebo také klidové) do aktivní úrovně.

4.3 Sběrnice I^2C

Inter Integrated Circuit (I²C) je poloduplexní synchronní rozhraní typu "multi master" tedy, že jakékoliv zařízení na sběrnici může být *Master*, konkrétně první vysílající. Pro komunikaci jsou používané dvě linky. Serial Clock (*SCK*) a Serial Data (*SDA*). Pinem *SCK* je distribuován hodinový signál. Pinem *SDA* jsou posílány data. Obě linky jsou typu *Open drain*, proto musí být ke každé lince připojen pull-up rezistor. Princip I²C je čerpán z [16].

4.3.1 Princip komunikace

Princip komunikace I^2C spočívá v tom, že každé zařízení naslouchá zdali na sběrnici probíhá komunikace. Jakékoliv zařízení může začít na sběrnici vysílat, je-li sběrnice volná. Tímto se vysílající zařízení stává *Mastrem* a zároveň začne generovat hodinový signál. Hodnoty na lince *SDA* se mohou měnit pouze pokud je hodinový signál v logické nule. Délka jednoho rámce je tvořena devíti bity.

Komunikaci *Master* zahajuje tzv. startovacím signálem. Tento signál je generován jako změna úrovně (sestupná hrana) na lince *SDA*, když je hodinový signál v logické 1. Tím se sběrnice označí jako zaneprázdněná, ostatní zařízení nemohou vyvolat komunikaci a naslouchají jestli *Master* nechce komunikovat s nimi. Konec komunikace je signalizován vzestupnou hranou.

Každé zařízení připojené na sběrnici je označeno jedinečnou 7b adresou. První rámec proto obsahuje adresu zařízení, se kterým chce *Master* komunikovat. Osmým bitem prvního rámce je označováno zdali bude následovat čtení (= 1) nebo zápis (= 0). Devátý bit se nazývá potvrzovací bit (ACK = acknowledge), kterým přijímané zařízení potvrzuje svoji přítomnost uvedením linky *SDA* do stavu logické 1. *Master* ukončuje komunikaci nedojde-li k přijmutí *ACK* bitu. Sběrnice je opět volná. Bit *ACK* je posílán v každém rámci. Pokud *Master* je příjemcem dat a nevygeneruje *ACK* bit je to znamení pro *Slave*, že *Master* další data přijímat nechce a linka se uvolňuje.

Detekce vysílání více zařízení v jeden okamžik je realizována pomocí neustálého monitoringu datového toku na pinu *SDA*, i když dané zařízení vysílá. Detekuje-li vysílající při snaze zápisu logické 1 logickou 0, znamená to, že na lince komunikuje někdo jiný a okamžitě musí ukončit vysílání. V krajních případech nemusí k detekci vůbec dojít (posílaná data jsou totožná (adresa i obsah)).

Frekvenci generovaného hodinového signálu může *Slave* zařízení změnit pravidelným přidržováním pinu *SCK* v logické nule a tím je i *Master* donucen snížit rychlost odesílaných dat. Dále tímto způsobem může *Slave* prodlužovat interval mezi přijetím příkazu a odesláním dat.

Kapitola 5

Realizace platformy pro test elektronických komponent

V následujících kapitolách budou popsány jednotlivé kroky samotné realizace testovací platformy. Nejprve se zastavím u blokového schéma, následně se posunu přes výběr vhodného mikrokontroléru a návrhu desky plošného spoje k implementaci firmwaru a aplikaci umožňující vizualizaci dat. Nakonec bude tato bakalářská práce zakončena samotným měřením radiační odolnosti a uvedením naměřených výsledků.

Základním úkolem bylo vytvořit univerzální platformu na testování radiační odolnosti elektronických komponent (převážně na jevy SEE a TID). Blokové schéma testovací platformy je uvedeno na obr. 5.1. Problém byl rozdělen na tzv. základní desku a testovací moduly.



Obrázek 5.1: Blokové schéma

Základní deska, která je vytvořena jako samostatná deska plošného spoje (dále DPS), obsahuje mikrokontrolér umožňující komunikovat, po nejčastěji používaných sběrnicích (SPI a I^2C), s jednotlivými moduly. Dále mikrokon-

trolér provádí samotné testovaní parametrů zkoušených součástek a posílá naměřená data do PC pro následné zpracování. Testovací moduly obsahují testovanou součástku a základní obvod potřebný pro její chod. Pro určení pravděpodobnostního charakteru chování testované součástky, obsahují všechny tři moduly stejnou elektronickou komponentu. Modul je v textu označován i jako kanál. Zpracování dat a určení závěrů o použitelnosti součástky ve vesmírné aplikaci je nad rámec této práce a proto se tím nebude zabývat.

5.1 Návrh schéma a DPS

V následujících podkapitolách budou popsány stěžejní prvky ve schématu základní desky a testovacích modulů. Celá schémata jsou uvedena v příloze A a v příloze B.

Schéma i DPS bylo navrženo v programu pro automatizaci elektronického návrhu EAGLE od společnosti Autodesk. Tento návrhový nástroj nabízí online knihovny různých elektronických komponent, vlastní návrh knihovny a rychlý návrh desky plošného spoje.

5.1.1 Výběr mikrokontroléru

Mikrokontrolér (nebo také MCU) byl, s ohledem na aplikaci, vybrán z několika důležitých parametrů. Z důvodu rychlé a snadné integrace byl vybrán vývojový kit s mikrokontrolérem obsahující vhodné konektory pro následné rozšíření. Další důležitý parametr určuje skutečnost měření na urychlovači, kde se používají pro přenos dlouhé datové vodiče. USB, při maximálním možném dosahu cca. 3 m, nemůže být použito. Bylo potřeba vybrat MCU s možností komunikace pomocí ethernetu. Z nabídky vývojových desek od firmy ST Microelectronics byl použit vývojový kit STM32 Nucleo-144 s mikrokontrolérem STM32F439ZI. Jedná se o MCU s jádrem ARM Cortex M4 pracující s omezenou instrukční sadou (RISC). Disponuje FLASH pamětí o velikosti 2 MB a SRAM pamětí s 256 KB. Dále MCU pracuje na frekvenci až 180 MHz a nabízí 3x12bitové analogově-digitální převodníky (ADC) s 24 kanály. Komunikace s okolním prostředím je možná až se třemi separovanými I²C, šesti plně duplexními SPI a pro naší aplikaci důležitým ethernetem. Dále vybraný MCU disponuje dvěma DMA (Direct Memory Acces) umožňující snížit zatížení procesoru. Další specifikace je možné najít ve zdroji [20], ze kterého pochází uvedené informace o zvoleném MCU.

5.1.2 Snímání proudu

Pro včasnou detekci jevu typu SEL je základní deska vybavena senzorem proudu, který snímá proud tekoucí do každého modulu. Použitým senzorem je INA168 od společnosti Texas Instruments o parametrech viz [21].

Následující popis principu vychází z [21]. Funkční zapojení senzoru viz obr. 5.2a. Operační zesilovač snímá úbytek napětí na bočníku (R_s). Stejný úbytek napětí je i na R_{G1} vlivem protékajícího proudu do kolektoru tranzistoru



Obrázek 5.2: Zapojení senzoru proudu a spínacího obvodu.

 Q_1 . Proud vytékající z emitoru Q_1 vytváří úbytek napětí na rezistoru R_L o velikosti určující rovnice (5.1) z [21]. Tento úbytek je následně vzorkován ADC a zpracován v MCU.

$$V_{\rm O} = I_{\rm s} \cdot R_{\rm s} \cdot g_{\rm m} \cdot R_{\rm L},\tag{5.1}$$

kde $V_{\rm O}$ je výstupní napětí senzoru, $I_{\rm s}$ proud tekoucí rezistorem $R_{\rm s}$, $g_{\rm m}$ transkonduktance tranzistoru Q1. $R_{\rm L}$ rezistor s úbytkem napětí rovnající se $V_{\rm O}$.

Určení velikostí rezistorů vychází z parametrů testované součástky. Podle katalogového listu ([25]) pamět Infineon CY15B104QSN odebírá proud při Latch-up události vetší než 140mA. Na základě této hodnoty byla s rezervou stanovena maximální hodnota proudu 500 mA protékajícího rezistorem $R_{\rm s}$. Výstupní napětí po konverzi činí 3,3 V. Hodnota transkonduktance je určena na základě katalogového listu senzoru proudu ([21]). Po určení maximálního úbytku napětí na rezistoru $R_{\rm s}$ ($U_{R_{\rm smax}} = 50$ mV) můžeme definovat, úpravou rovnice (5.1), velikosti rezistorů. $R_{\rm s} = 100$ m Ω a $R_{\rm L} = 330$ k Ω .

5.1.3 Spínání zátěže

Odstranění jevu typu SEL je možné resetováním zařízení. Pro tento účel je do cesty mezi MCU a testovací modul přidán spínací obvod, viz obr. 5.2b. Obvod řídí MCU pinem GPIO a v případě překročení proudu nad předem definovanou hodnotu, nastavenou uživatelem v aplikaci pro počítač, dojde k odpojení modulu od napájení (sepnutím tranzistoru T1). Rezistor R_3 je tzv. omezovací odpor, který omezuje proud při spínání nebo vypínání tranzistoru.

5.1.4 Napájení

Napájení celé platformy je možné pomocí připojení vývojového kitu přes USB k PC. Používané úrovně jsou 3,3 V a 5 V. Samotné Nucleo používá



Obrázek 5.3: Zapojení externího zdroje napájení.

tzv. "3,3 V logiku". Jednotlivé testovací moduly mají možnost volby mezi těmito úrovněmi. Pro zabezpečení robustního napájení je základní deska doplněna možností připojit externí zdroj o velikost napětí 5 V. Schéma zapojení vstupního obvodu je na obr. 5.3. Vstup obvodu je ošetřen vratnou pojistkou (MINISMDC110F-2) o vypínacím proudu 2,2 A [23] a ochrannou diodou (SMBJ5.0A) před elektrostatickými výboji, potlačení přechodových jevů a ochrannou proti přepólování vstupního napětí [24]. Nakonec je připojen regulátor napětí s nízkým úbytkem umožňující přeměnu napájecího napětí z 5 V na 3,3 V pro následné napájení integrovaných obvodů.

5.1.5 Připojení modulů

Připojení modulů je realizováno kolíkovou lištou s roztečí kontaktů 2.54 mm ilustrovanou na obr. 5.4. Pro každý modul jsou použity dvě tyto lišty (každá s 9 piny) viz obr. 5.5. Ke konektoru jsou přivedena jednotlivá rozhraní (SPI a I^2C), volitelná úroveň napájení, 3,3 V a dva ADC převodníky. Schéma zapojení konektorů na straně vývojového kitu je uvedena v příloze A.



Obrázek 5.4: 3D model 9pinové konektorové lišty v programu Fusion 360.

5.1.6 Testovací modul

Na testovacím modulu je umístěna samotná testovaná součástka s vývody na připojení ke konektoru. U paměti CY15B104QSN dále modul obsahuje



Obrázek 5.5: Zapojení testovacího mudulu s pamětí CY15B104QSN.

(obr. 5.5) pull-up rezistory na \overline{CS} a \overline{RESET} . Dalšími rezistory (R12 a R14) je možné nastavit hardwarovou ochranu před zápisem do registrů (dále WP). Jak vyplývá z katalogového listu [25], pokud pin \overline{WP} připojíme ke GND, tak jsou registry paměti hardwarově chráněny před zápisem.

5.1.7 Postup návrhu DPS a výsledky ověřování funkčnosti

Na začátku návrhu DPS je nejprve potřeba nastavit tzv. DRC (Design Rule Check). Doplňované informace jsou uvedeny na stránkách výrobce desek plošných spojů. V tomto případě se jedná o firmu PragoBoard. Důležité jsou následující informace: nejmenší spoj/mezera 100 μ m a průměr vrtaného otvoru 0,25 mm. Tyto hodnoty jsou nastaveny do DRC a tím je zajištěno, že tyto parametry bude program hlídat za nás. Tento postup je možné vztáhnout obecně na všechny typy návrhových programů. Vždy je při návrhu nutné počítat s technologickými omezeními výrobce DPS. Dalším parametrem je počet vrstev. V tomto případě jsou zvoleny vrstvy dvě, protože na desce není vedeno tolik signálů a je zachována monolitická vrstva zemnění ve spodní vrstvě.

Konečný 3D model návrhu DPS základní desky je možné vidět na obr. 5.6a a 3D model testovacího modulu na obr. 5.6b. Na obrázku 5 je vyfocena konečná realizace testovací platformy s připojenými moduly.

Následnou realizací a úspěšným ověřením funkčnosti byly zjištěny následující dva problémy. První vznikl při návrhu pouzdra pro teploměr TMP100, kde došlo k prohození pinů SDA a SCK. Oprava úspěšně opravena zásahem do DPS. Další problém se vyskytl při simulování jevu typu SEL velmi malým rezistorem. Zde došlo ke krátkodobému poklesu napětí (tzv. brownout), což mělo za následek resetování MCU, proto do další testovací sady modulů byla přidána součástka hlídající nadproud v obvodu.



(a) : 3D model základní desky.

(b) : 3D model testovacího modulu.

Obrázek 5.6: 3D modely DPS.



Obrázek 5.7: Realizace DPS.

Kapitola 6 Firmware pro MCU

V následujících podkapitolách je rozebrán princip a funkčnost firmwaru, který testuje připojené elektronické komponenty na radiační odolnost (paměť komunikující pomocí SPI).

6.1 Typy testů

Testovací rutiny na SEE a TID jsou velmi podobné. Při SEE se paměti testují převážně porovnáváním zapsaných a vyčtených dat a kontrolou proudové spotřeby. Hranice odběru proudu vychází z katalogového listu výrobce testované elektronické součástky, dále je k této hodnotě přičtena tolerance. Jev typu TID můžeme testovat zrychlenou degradací. Zařízení absorbuje dávku za kratší čas o takové intenzitě záření, která odpovídá absorbované dávce vyžadované aplikací [26]. Při tomto procesu je rovněž sledován odběr proudu a schopnost zápisu nebo čtení.

V implementaci FW jsou k dispozici dva typy testů. První test zapisuje do konkrétní buňky definovanou hodnotu, což umožňuje zapisovat určité posloupnosti logických 1 a 0. Takovým číslem může být například 0x55, kde po každé logické 1 následuje 0 a naopak. Pro tuto posloupnost lze jednoduše nalézt nepravidelnost a chybu vznikající při zapisovaní. Druhým testem je tzv. "test s proměnnými hodnotami", kdy před každým zápisem 1B do paměti je hodnota vždy o jedničku inkrementována oproti hodnotě ve vedlejší buňce.

6.2 Programovací prostředí STM32CubeIDE

Vybranou vývojovou desku Nucleo je možné programovat v prostředí STM32-CubeIDE od firmy ST Microelectronics. Tento program se skládá ze dvou částí. První je STM32CubeMX, který umožňuje grafické přiřazení funkcí jednotlivým pinům a nastavení jejich parametrů (např. u SPI CPOL a CPHA). Touto částí programu mj. lze nastavovat frekvence jednotlivých periferií (tzv. clock configurator). Na základě nastavení v první části je vygenerován kód v jazyce C nebo C++. Jedná se hlavně o soubory main.c a main.h. Hlavičkový soubor main.h zajišťuje integraci, pomocí klíčového slova include, zdrojových souborů knihovny HAL. Hlavičkový soubor main.c obsahuje inicializaci periferií na základě nastavených vlastností v grafickém editoru. Dále tento soubor může obsahovat zahrnutí dalších potřebných zdrojových souborů. Kromě toho main.c obsahuje vyznačená místa pro vepsání vlastního kódu, pokud tento kód napíšeme do nevyhrazených míst, v následujícím použití grafického editoru je uživatelský kód odstraněn.

Výhody tohoto prostředí můžeme nalézt např. v rychlosti vytvoření základní struktury s rychlou inicializací vlastností pinů a periferií MCU.

Pro jednoduchost programování byla využita HAL knihovna, více ve zdroji [28].

6.3 Hierarchie FW

Firmware pro MCU je rozdělen na tři následující části.

- **Komunikace s PC** zabezpečena pomocí TCP/IP protokolu. Pro redukci množství přenášených dat je použita síťová architektura typu klient-server (dotaz-odpověď). Iniciátorem komunikace je uživatel obsluhující aplikaci, tedy aplikace v PC (klient) se dotazuje na server (mikrokontrolér).
- **Testování součástek** je ve firmwaru pouze implementováno a jeho spouštění je provedeno na základě předchozího požadavku od klienta. K dispozici jsou dvě rutiny zahrnující oba typy testů. První je zápis definovaného počtu bajtů o určité hodnotě do jednotlivých pamětí a druhou rutinou je čtení definovaného počtu bajtů s určením počtu chybných bitů.
- **Měření proudu** je ve FW implementováno a pracuje v režimu neustálého měření pro co nejrychlejší detekci jevu typu SEL, ke které dochází při překročení předem definované hranice velikosti proudu.

6.4 Použití DMA

Pro odlehčení procesoru a umožnění neustálé interakce klienta se serverem bylo nutné použít DMA. Jedná se o prvek umožňující paměti komunikaci s různými periferiemi bez účasti MCU. V tomto případě bylo použito DMA pro komunikaci s SPI a pro čtení hodnot z ADC. V případě SPI se jedná o dlouhé časové vytížení MCU při zápisu nebo čtení dat.

Jak je uvedeno v [28], HAL knihovna umožňuje použít pro komunikaci s SPI přes DMA funkce HAL_SPI_Transmit_DMA a HAL_SPI_Transmit-Receive_DMA. První funkce se týká zápisu a druhá i čtení. Dále je nutné pro správný chod implementovat funkce HAL_SPI_TxCpltCallback a HAL-_SPI_TxRxCpltCallback, které se volají po dokončení transakce. Implementace těchto funkcí závisí výhradně na programátorovi, protože knihovna HAL přesnou implementaci nedefinuje.

Při použití ADC s DMA se jedná o stejný princip. Nejprve je nutné odstartovat měření pomocí HAL_ADC_Start_DMA. Po dokončení měření je volána funkce HAL_ADC_ConvCpltCallback. Funkcí HAL_ADC_Stop_DMA je možné měření na ADC vypnout.

6.5 Použití registrů

K ukládání výsledků měření a stavových informací o měřicí platformě slouží registrové pole. Tento způsob ukládání dat byl použit pro jednoznačné uložení důležitých informací strukturovaně.

.

. .

.

Jedná se o pole datového typu *uint32_t* o velikosti 21 prvků, kde každý prvek má velikost 32b. To umožňuje do pole ukládat i datový typ *float*. V tab. 6.1 jsou uvedeny položky registru s uvedenou adresou.

Adresa	Položka	Pozn.
0x00	Informace o teplotě	[°C]
0x01	Odběr proudu modulu č. 1	[mA]
0x02	Odběr proudu modulu č. 2	[mA]
0x03	Odběr proudu modulu č. 3	[mA]
0x04	Status napájení modulu č. 1	1 nebo 0
0x05	Status napájení modulu č. 2	1 nebo 0
0x06	Status napájení modulu č. 3	1 nebo 0
0x07	Status zápisu	1 nebo 0
0x08	Status čtení	1 nebo 0
0x09	Počet chyb při posledním testu na modulu č. 1	[b]
0x0A	Počet chyb při posledním testu na modulu č. 2	[b]
0x0B	Počet chyb při posledním testu na modulu č. 3	[b]
0x0C	Počet testovaných bajtů	[B]
0x0D	Max. proud pro jev SEL na modulu č. 1	[mA]
0x0E	Max. proud pro jev SEL na modulu č. 2	[mA]
0x0F	Max. proud pro jev SEL na modulu č. 3	[mA]
0x10	Proud při jevu typu SEL na modulu č. 1	[mA]
0x11	Proud při jevu typu SEL na modulu č. 2	[mA]
0x12	Proud při jevu typu SEL na modulu č. 3	[mA]
0x13	Počet korekcí ECC na modulu č.1	[-]
0x14	Počet korekcí ECC na modulu č.2	[-]
0x15	Počet korekcí ECC na modulu č.3	[-]

Tabulka 6.1: Položky registru.

6.6 Struktura paketů

Struktura paketu se řídí typem příkazu. Klient má k dispozici dva typy příkazů, příkaz GET a SET viz obr. 6.1. Paket je reprezentován textovým řetězcem a jednotlivé prvky paketu jsou od sebe odděleny speciálním znakem.



Obrázek 6.1: Topologie komunikace.

Příkaz GET

Tento příkaz je určen pro získávání informací z registru. Dotaz klienta je složen pouze z adresy směřující na určitou položku v registru. Odpověď serveru je složena z příchozí adresy a uloženými daty na příslušné adrese. Struktury jednotlivých paketů viz tab. 6.2.

Dotaz				
Znak (1B)	ak (1B) Adresa registru (1B) Znak (1B)			
	Odpověď			
Znak (1B)	Adresa registru (1B)	Znak (1B)	Data (3B)	Znak (1B)

Tabulka 6.2: Struktura paketu GET.

Příkaz SET

Tento příkaz slouží k nastavování různých parametrů a spouštění testů. Je složen z číselné *adresy* (určující typ příkazu), *kanálu* (definování modulu, kterého se příkaz týká) a *daty* (upřesňující příkaz). Struktura paketu je uvedena v tab. 6.3. Prvky paketu *kanál* a *data* nejsou povinné a mohou být také nastaveny na nulu. Po tomto příkazu nenásleduje odpověď.

Dotaz			
Znak (1B)	Adresa (1B)	Znak $(1B)$	Kanál (1B)
Dotaz pokračování			
Znak (1B)	Data (3B) Znak (1B)		

Tabulka 6.3: Struktura paketu SET.

• • • • • • • • • • • • • • • 6.7. Implementace TCP/IP

Adresa	Funkce	Parametry
0x80	Nastavení stavu napájení	kanál, stav (1 nebo 0)
0x81	Spuštění zápisu konstant	hodnota
0x82	Spuštění zápisu proměnných hodnot	-
0x83	Spuštění čtení a porovnávání hodnot	-
0x84	Vypnutí testu uživatelem	-
0x85	Nastavení počtu testovaných bajtů	počet bajtů
0x86	Nastavení max. proudu pro SEL	kanál, proud [mA]

Seznam příkazů a jejich funkce jsou uvedeny v následující tab. 6.4.

Tabulka 6.4: Seznam příkazů SET.

6.7 Implementace TCP/IP

STM32CubeIDE podporuje použití lwIP (Leghtweight IP). Jedná se o knihovnu, která nabízí odlehčenou implementaci TCP/IP protokolu pro embedded zařízení a je napsaná v jazyce C. LwIP vyvinul Adam Dunkels a v dnešní době na ní pracuje tým vývojářů. Dále tato implementace nabízí protokoly a funkce jako jsou např. IP (Internet Protocol), ICMP (Internet Control Message Protocol), UDP, TCP, DNS (Domain Name System) nebo DHCP (Dynamic Host Configuration Protocol). [29]

LwIP lze použít v různých konfiguracích. První je rozhraní typu Raw API (Application Programming Interface), které je řízené callback funkcemi (při vzniku události je zavolaná specifická funkce) a je nejméně hardwarově náročné. Tato varianta je určena pro použití v systémech bez operačního systému. Další variantou je Netconn API, vyžadující použití operačního systému s využitím vláken. Třetí variantou je Socket API. Jedná se o rozšířenou variantu Netconn API zaměřenou na kompatibilitu s jinými operačními systémy/implementacemi za cenu nižší rychlosti. [30]

Použitá implementace TCP/IP vychází z příkladu TCP serveru z [31]. Jedná se o upravenou Raw API implementaci Adama Dunkelse, firmou ST Microelectronics a [31]. Funkcí příkladu je ECHO TCP server, který vkládá do odpovědi předem definovaný text.

Server se nachází na předem definované IP adrese s hodnotou 192.168.0.111 a na portu 7. Pro správnou funkčnost je nutné na klientovi nastavit IP adresu v rozsahu definovaném maskou 255.255.255.0 a vypnout funkci DHCP serveru.

Kapitola 7

Aplikace pro počítač

Tato kapitola popisuje grafickou aplikaci pro počítač viz obr. 7.1, která má za úkol spouštět měření, průběžně informovat o jeho průběhu a vykreslovat naměřené údaje.

Aplikace je naprogramována pomocí jazyka C++ v prostředí QT. Jak uvádí [32], tak se jedná o multiplatformní knihovnu na vývoj grafických aplikací (počítače, mobilní telefony, embbeded zařízení atd.). Implementace je možná ve více programovacích jazycích (C++, Python, Javascript, ...). Framework QT nabízí širokou škálu tříd implementující různé problémy (TCP, UDP, Sériová linka, ...) s kvalitní dokumentací [32]. Při vývoji aplikace v tomto prostředí je možné využít grafického editoru QT Creator nebo, jako v mém případě, např. Visual Studio Code.



Obrázek 7.1: Uživatelské rozhraní aplikace pro PC.

7.1 Signály a sloty

Pro komunikaci mezi objekty (oznámení o událostech určité komponenty) se v QT používají tzv. signály a sloty. Popis vlastností a funkčnosti vychází z online dokumentace Frameworku QT uvedené ve zdroji [33]. Objekt vygeneruje signál na základě konkrétní, předem definované, události. Následně vygenerovaný signál je zpracován slotem. K propojení signálu se slotem slouží funkce *connect*, rozpojení signálu od slotu lze pomocí funkce *disconnect*. Signály jsou veřejné funkce. K jednomu signálu může být připojeno více slotů (platí i naopak) a jejich zpracování probíhá v pořadí jakém jsou propojené. Je možné vytvářet svoje vlastní signály a sloty. Důležitou poznámkou je, že všechny třídy používající signály a sloty musí být potomky od základní třídy *QObject*.

7.2 Vykreslování grafů

Pro vykreslování grafů je použita grafická komponenta *qcustomplot*. Jedná se o volně šiřitelnou knihovnu umožňující vykreslovat různé typy grafů (spojité, sloupcové, koláčové apod.) i v reálném čase disponující kvalitní dokumentací a mnoha příklady uvedené ve zdroji [34]. Komponenta je určená pro Framework QT a je použitelná v programovacím jazyce C++. Výsledné grafy lze exportovat do mnoha formátů jako například jsou PDF, PNG, JPG apod. [34].

7.3 Grafické uživatelské rozhraní

V následujících podkapitolách bude rozebrán návod na používání jednotlivých komponent. Program je rozdělen na dvě hlavní části viz obr. 7.1. V levé části programu se nacházejí grafy zobrazující celkový počet chyb vzniklých během měření na definovaném kanále, počet oprav pomocí ECC na konkrétním modulu, změnu počtu chyb v čase a vývoj velikosti odebíraného proudu. V pravé části programu se nacházejí ovládací tlačítka umožňující spouštět měření a nastavovat některé veličiny registrového pole.

7.3.1 Ovládací část programu

Jedná se o pravou část programu. Dále je tato část rozdělena do speciální bloků jmenujících se podle jejich funkce. Jakákoliv komponenta je dostupná pouze pokud je v programu užitečná a nemůže generováním signálů narušit jeho běh, v opačném případě jsou takové komponenty zašedlé a znepřístupněné.

V následujících bodech jsou popsány jednotlivé bloky podle názvu v aplikaci. Všechny popisky a názvy v programu jsou uvedeny v anglickém jazyce. • • 7.3. Grafické uživatelské rozhraní

Sekce TCP/IP

Tento blok se stará o připojení se na server. Automaticky se připojuje na IP adresu 192.168.0.111 a na port 7. V případě, že se k serveru nebylo možné připojit je vygenerovaná varovná zpráva (viz obr. 7.2). Po úspěšném připojení se nápis na tlačítku změní na *disconnect* a je možné se od serveru odpojit. Ovládací prvky v této části programu jsou zpřístupněny po úspěšném připojení k serveru.

Connection error X		
Unable to connect!!		:t!!
	Cancel	

Obrázek 7.2: Zpráva signalizující chybu při připojování k serveru.

Tlačítko Refresh

Tímto tlačítkem je možné aktualizovat informační prvky. Po stisku tohoto tlačítka jsou vyčteny aktuální hodnoty registrového pole.

Sekce Supply

Tento blok tvoří zaškrtávací pole umožňující vzdáleně řídit napájení jednotlivých modulů. Po změně hodnoty políčka je vygenerován příslušný příkaz SET.

Sekce Current

Tento blok v první řadě informuje o aktuální spotřebě proudu jednotlivých kanálů. Dále je zde uvedena nastavená hodnota hladiny proudu pro detekci jevu typu SEL, tuto hladinu lze nastavit příslušným posuvníkem . V případě překročení této hodnoty je do grafu, uvádějící spotřebu proudu, tento proud vynesen. Následně dojde k ukončení testu s informační zprávou, že došlo k jevu typu SEL. Nastavitelné rozmezí proudů je v rozsahu 0–500 mA.

Sekce Write data

Jedná se o blok starající se o spouštění zápisu dat do paměti (stiskem tlačítka *Write*). Uživatel má k dispozici dva typy zápisu. Prvním typem je zápis konkrétní hodnoty nastavitelné editovacím okénkem a druhým je zápis proměnného pole. Po ukončení je vygenerována informační zpráva.

Sekce Start test

V této sekci je možné nastavovat a spouštět testy. V prvním řádku je možné nastavit počet ihned po sobě následujících měření. Po spuštění testu je v tomto okénku vypisovaný počet zbývajících měření.

Dalším řádkem je možné nastavit adresářovou cestu a jméno ukládaných souborů. Data jsou ukládány jak do formátu typu PDF, tak i s příponou .txt pro možnost následného zpracování naměřených dat. Jméno výstupního souboru je doplněno o datum a čas měření, typ uložených dat (curr = průběh proudu, delta = průběh změn chyb v čase, err = celkový počet chyb, ECC = celkový počet ECC korekcí) a nakonec o jaké měření se jedná (např. 2. z 10 apod.). Název výstupního souboru může například vypadat následovně: $CY15B104QSN_05-05-2023_10-09_err_2_of_10.txt$

Na třetím řádku je možné zaškrtávacím tlačítkem R-W nastavit, jestli součástí testu bude i zápis nebo jen čtení. Případně se dá nastavit tlačítkem Var. test zápis proměnného pole. Test se zápisem je vhodný pro zjišťování schopnosti zápisu do paměti (testování na TID). Dále je možné programu oznámit, jestli připojené moduly obsahují paměť s ECC. V případě odškrtnutí tohoto tlačítku program nebude vykreslovat graf s ECC.

Posledním řádkem je možné spustit samotné měření. Stiskem tlačítka *Start* se pouští procedura, která každou 1 s vykresluje grafy a kontroluje, jestli server neukončil měření. Měření je ukončeno tlačítkem *Stop*, doběhnutím všech měření nebo výskytem jevu typu SEL.

Sekce Send a specific command

V tomto bloku je možné posílat zbylé příkazy. Toto řešení bylo zvoleno pro zachování obecného použití aplikace v případě rozšiřování příkazů na straně serveru. Do textového pole je vepsána struktura paketu podle kapitoly 6.6 a tlačítkem *Send* se aplikace postará o doručení paketu druhé straně.

7.3.2 Grafická část programu

V levé části programu se nacházejí grafy. V následujících podkapitolách zde budou jednotlivě popsány jejich vlastnosti. Popisky a legendy v grafech jsou uvedeny v angličtině.

Graf Number of errors a Cumulative ECC correction occurrence

Prvním graf zobrazuje celkový počet chybných bitů a druhý celkový počet ECC korekcí. Jedná se o sloupcové grafy, kde každý sloupec reprezentuje jeden kanál (osa x). Osa y uvádí celkový počet napočítaných chyb. Graf má v základním režimu osu y omezenou na interval <-1;1>. Postupem vykreslování je rozsah této osy automaticky upravován podle nejvyšší vykreslované hodnoty.

Graf Delta of errors in time

Další graf ilustruje změnu počtu chyb v čase. Díky tomuto grafu je možné určit jakým způsobem jsou jednotlivé paměťové buňky zasahovány a v jakých situacích ke změně bitů dochází. Osa x reprezentuje čas a je cejchovaná v sekundách. Osa y představuje změnu v počtu chyb od minulého výpisu.

Graf Current

Poslední graf zobrazuje průběh spotřeby proudu. Opět na ose x se nachází čas v sekundách. Osa y reprezentuje velikost proudu v mA. V případě překročení nastavené hranice pro Latchup-up event je tato událost do grafu zaznamenána přidáním signalizačního bodu na průběhu proudu odpovídajícího kanálu.

Kapitola 8

Měření radiační odolnosti

Měření radiační odolnosti probíhalo na detašovaném pracovišti ÚTEF v laboratoři urychlovače Van de Graaff. Testovanou součástkou byla F-RAM paměť CY15B104QSN o velikosti 4 Mb [25].

V ÚTEFu byly pořízeny rentgenové snímky testované paměti (viz obr. 8.1a a 8.1b) pro určení přibližné velikosti a pozice křemíkového čipu. Na fotce jsou vidět kóty s hodnotou 5,23 mm označující rozměry pouzdra. Po přiblížení (viz obr. 8.2), lze vidět spojení nožiček pinů se samotným čipem pomocí malých drátků (tzv. "wirebondy") a na základě těchto vodičů bylo určeno umístění samotného křemíku, včetně jeho přibližné velikosti. Po přepočítání měřítka snímku jsou určeny rozměry o hodnotách 3,25x3,1x0.129 mm. Znalost pozice paměťových buněk je vhodná pro správné zaměření urychlovaného svazku při měření SEE efektů na urychlovači částic, kdežto znalost rozměrů je vhodné pro určení ozářeného objemu při testování na TID (viz podkapitola 3.3).





(b) : boční pohled

(a) : vrchní pohled.

Obrázek 8.1: Rentgenový snímek paměti CY15B104QSN.



Obrázek 8.2: Viditelné "wirebondy" na snímku paměti CY15B104QSN.

8.1 Průběh a výsledky měření

Na detekci jevů typu SEU a SEFI byla uvedená paměť vystavena válečku z materiálu AmBe (americium, berryllium). Podle zdroje [36], při měření použitý zdroj záření Am241/Be emituje neutrony s energií přibližně v rozsahu 0 až 10 MeV a největší intenzita záření se pohybuje okolo 3 MeV. Měřící pracoviště je uvedeno na obr. 8.3, kde je možné vidět visící AmBe váleček nad prostředním testovacím modulem. Na detailním snímku 8.4 lze vidět Základní desku s testovanými moduly a stínění MCU před tokem neutronů pomocí olověných a polyethylenových bloků (bílý blok).



Obrázek 8.3: Měřící stanoviště s AmBe válečkem.



Obrázek 8.4: Detailní pohled na měřící stanoviště.

8.1.1 Výsledky měření jevu typu SEU

Zda došlo ke vzniku jevu SEU bylo testováno zápisem konkrétní hodnoty do všech buněk v paměti (0x80000). V tab. 8.1 vidíme naměřená data. **Doba ozáření** je definovaná jako časový rozdíl mezi dvěma měření v hodinách.

Doba ozáření [h]	Počet SEU [b]
0.5	0
1	0
3	0
18	0
72	0

Tabulka 8.1: Výsledky měření jevu typu SEU.

Testovaná paměť disponuje automatickou ECC korekcí, která je schopná opravit 1 bit v jednom slově bez uvedení této události v *ECC status registru* v paměti. Čítač ve zmiňovaném registru čítá pouze 2b chyby, které testovaná paměť detekuje, ale není schopná je opravit. K detekci chyb ve slově dochází při čtení a pokud dojde k chybě jednoho bitu, tak je do paměťové buňky zapsaná opravená hodnota. Funkce ECC nelze vypnout. [25] Z tohoto důvodu byl interval mezi čtením z pamětí postupně zvyšován, aby byla zvýšena pravděpodobnost výskytu 2b chyby v jedné buňce/slově. Zároveň za přítomnosti tohoto principu ECC korekce může být měření zkresleno.

8.1.2 Výsledky měření jevu typu SEFI

.

Vznik tohoto jevu byl testován zápisem proměnných hodnot (viz podkapitola 6.1) do všech buněk v paměti a snahou bylo zjistit náchylnost vyčítacího obvodu na tok neutronů. Předpoklad byl, že by vlivem radiace mohlo docházet např. ke čtení ze špatné adresy, tento předpoklad však následným měřením nebyl potvrzen, viz tab. 8.2.

Číslo měření	Počet SEFI [-]
1	0
2	0
3	0
4	0
5	0
6	0
7	0
8	0
9	0
10	0

Tabulka 8.2: Výsledky měření jevu typu SEFI.

Kapitola 9 Závěr

Cíl této práce, navrhnout hardwarovou platformu umožňující testování radiační odolnosti elektronických komponent, se podařilo navrhnout, vyrobit a otestovat s ní konkrétní zařízení. Testovanou součástkou byla F-RAM paměť.

Hardwarová platforma byla navržena modulárně, tzn. že lze testovat široké spektrum elektronických komponent využívající sběrnice SPI nebo I²C. Výstup z testované elektronické součástky může také být ve formě napětového signálu, který je dále vzorkován ADC převodníkem. Platforma komunikuje pomocí ethernetu s PC. Zjištěným problémem, během ověřování funkčnosti detekce jevu typu SEL, je vznik podpětí a následném odpojení mikrokontroléru od PC. Tento problém může být vyřešen v dalším vývojovém kroku, přidáním omezovače proudu k napájení jednotlivých kanálů.

Použitý mikrokontrolér sbírá měřené informace a posílá je na požadavek do PC. Firmware disponuje dvěma testovacími rutinami umožňující zápis a čtení z pamětí, které jsou pouštěny připojeným PC.

Aplikace pro počítač byla napsána ve frameworku QT v jazyce C++. Pomocí této aplikace může uživatel pouštět samotné měření radiační odolnosti. Funkčnost byla ověřena dlouhodobým testem stability bez přítomnosti zdroje záření, tak i s jeho přítomností. Ověřování proběhlo bez zásadních chyb. Dalším možným vylepšením této aplikace je použití vláken pro čtení dat z mikrokontroléru.

Nakonec se podařilo otestovat F-RAM paměť CY15B104QSN neutronovým zdrojem AmBe na přítomnost jevů typu SEU a SEFI. Z naměřených výsledků vyplývá, že v paměti nenastal žádný ze zmiňovaných efektů. Výsledek testování na vznik SEU může být zkreslen přítomností automatické ECC korekce, která opraví 1b chybu v jedné buňce bez uvedení této informace do příslušného registru. Na druhou stranu námi získaný výsledek můžeme při porovnání se zdrojem [37] považovat za legitimní.

Zadání bakalářské práce považuji za splněné. Zdrojové kódy firmwaru pro MCU a aplikace pro počítač jsou k dispozici na uložišti GitLab¹. Přínosem této práce pro ÚTEF je funkční platforma s možností testování různých polovodičových komponent na radiační odolnost vyžadující pouze vytvoření modulu s jemnou úpravou FW mikrokontroléru.

 $^{^{1}} https://gitlab.fel.cvut.cz/olbrimar/navrh-hw-platformy-pro-test-elektronickych-komponent-na-radiacni-odolnost$

Literatura

- KOHOUT, Tomáš. Tajemství levných raket od SpaceX. In: Kosmonautix.cz: Novinky ze světa kosmonautiky [online]. Stra- konice: Kosmonautix.cz, 2015 [cit. 2023-05-12]. Dostupné z: https://kosmonautix.cz/2015/05/tajemstvi-levnych-raket-od-spacex/
- [2] ULLMANN, Vojtěch. Ionizující záření ve vesmíru a laboratoři, pro výzkum a využití v medicíně a technologiích. Astro Nukl Fyzika [online]. Ostrava [cit. 2022-11-26]. Dostupné z: https://astronuklfyzika.cz/JadRadFyzika6.htm
- [3] HÁLA, Jiří. Radioaktivita, ionizující záření, jaderná energie. Brno: Konvoj, 1998. ISBN 80-85615-56-8.
- [4] ŠVEC, Jiří. Radioaktivita a ionizující záření: Doplňující učební text pro předměty Bakalářská fyzika, Aplikovaná fyzika, Ochrana před zářením [online]. Ostrava, 2005 [cit. 2023-02-17]. Dostupné z: https://www.fbi.vsb.cz/export/sites/fbi/050/.content/galeriesouboru/studijni-materialy/zareni.pdf. Doplňující učební text. Vysoká škola báňská — Technická univerzita Ostrava, Fakulta bezpečnostního inženýrství.
- [5] VOBECKÝ, Jan a Vít ZÁHLAVA. Elektronika: součástky a obvody, principy a příklady. 3., rozš. vyd. Praha: Grada, 2005. ISBN 978-80-247-1241-3.
- [6] BAUMANN, Robert a Kirby KRUCKMEYER. Radiation Handbook for Electronics: A compendium of radiation effects topics for space, industrial and terrestrial applications [online]. Rev. A. Dallas: Texas Instruments, 2020 [cit. 2022-11-29]. Dostupné z: https://www.ti.com/seclit/eb/sgzy002a/sgzy002a.pdf
- [7] SZURMAN, Karel. Využití moderních metod zvyšování spolehlivosti pro implementaci řídicího systému. Brno, 2012. Diplomová práce. Vysoké učení technické v Brně, Fakulta informačních technologií, ústav počítačových systémů. Vedoucí práce Ing. Jan Kaštil.
- [8] YERMALAYEVA, Darya. Vliv radiace na vlastnosti polovodičových součástek. Brno, 2018. Diplomová práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav elektrotechnologie. Vedoucí práce Prof. Ing. Vladislav Musil, CSc.

- SROUR, J. R. a J. W. PALKO. Displacement Damage Effects in Irradiated Semiconductor Devices. *IEEE Transactions on Nuclear Science* [online].
 2013, 60(3), 1740-1766 [cit. 2023-03-02]. ISSN 0018-9499. Dostupné z: doi:10.1109/TNS.2013.2261316
- [10] SROUR, J.R., C.J. MARSHALL a P.W. MARSHALL. Review of displacement damage effects in silicon devices. *IEEE Transactions on Nuclear Science* [online]. 2003, **50**(3), 653-670 [cit. 2023-03-02]. ISSN 0018-9499. Dostupné z: doi:10.1109/TNS.2003.813197
- [11] OLDHAM, Timothy R. Basic Mechanisms of TID and DDD Response in MOS and Bipolar Microelectronics. In: NASA Electronic Parts and Packaging Program [online]. Washington D.C, 2011, 2011 [cit. 2023-04-30]. Dostupné z: https://nepp.nasa.gov/files/25337/Oldham_NSREC2011SC.pdf
- [12] OSI Model v1. In: Wikimedia Commons [online]. San Francisco: Wikimedia Commons, 2015 [cit. 2023-03-09]. Dostupné z: https://commons.wikimedia.org/wiki/File:OSI_Model_v1.svg
- [13] PRAVDA, Ivan. Referenční vrstvový model RM-OSI a protokolové architektury. Praha, 2022 [cit. 2023-04-30]. Výukový materiál k předmětu Telekomunikační sítě a systémy. České vysoké učení technické v Praze, Fakulta elektrotechnická.
- [14] FIKAR, Pavel. Ethernetové rozhraní embedded sys-2012 2023-04-30]. témů [online]. Plzeň, cit. Dostupné z: https://dspace5.zcu.cz/bitstream/11025/2351/1/Diplomova%20prace%20-%20Pavel%20Fikar.pdf.pdf. Diplomová práce. Západočeká univerzita v Plzni, Fakulta elektrotechnická.
- [15] SPI three slaves. In: Wikimedia Commons [online]. San Francisco (CA): Wikimedia Foundation, 2006 [cit. 2023-04-22]. Dostupné z: https://commons.wikimedia.org/wiki/File:SPI_three_slaves.svg
- [16] SKŘIVÁNEK, Vojtěch. Programujeme STM32: zdolejte jednočipy profesionálů [online]. 2. vydání. Hradec Králové: TZ-one, 2021 [cit. 2023-03-12]. ISBN 978-80-7539-131-5. Dostupné z: https://www.programujemekontrolery.cz/knihy.html
- [17] TIŠNOVSKÝ, Pavel. Externí sériové sběrnice SPI a I²C. In: *ROOT.CZ*_ [online]. Praha: ROOT.CZ_, 2008, 30.12.2008 [cit. 2023-05-13]. Dostupné z: https://www.root.cz/clanky/externi-seriove-sbernice-spi-a-i2c/
- [18] DUDÁČEK, I^2C Karel. Sériová rozhraní SPI, Microwire, a CAN. In: Západočeská univerzitavPlzni[online]. Plzeň: $\mathbf{2}$ Karel Dudáček, 2002,s. [cit. 2023-03-16]. Dostupné \mathbf{z} : http://home.zcu.cz/~dudacek/NMS/Seriova rozhrani.pdf
- [19] STMicroelectronis [online referenční manuál]. STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439

advanced Arm®-based 32-bit MCUs. 2021. [cit 16.03.2023]. Dostupné z: https://www.st.com/en/microcontrollers-microprocessors/stm32f439zi.html#

- [21] Texas Instruments [online katalogový list]. INA138-Q1, INA168-Q1. 2003 [cit. 27.03.2023]. Dostupné z: https://www.ti.com/document-viewer/INA168-Q1/datasheet/features-sgls1746814#SGLS1746814
- [22] HOSPODKA, Elektronické Jiří. obvody: interaktivní stu-[online]. Verze 1.4.0. Praha: cJiří Hosdijní materiál XIV-17/31 2023-05-12]. 2023, $\operatorname{str.}$ [cit. Dostupné podka, \mathbf{z} : https://hippo.fel.cvut.cz/vyuka/soubory/ElektronickeObvody.pdf
- [23] Littelfuse [online katalogový list]. miniSMDC110F-2
 miniSMD Series. 2023 [cit. 04.05.2023]. Dostupné z: https://www.littelfuse.com/products/polyswitch-resettablepptcs/surface-mount/minismdc110f_2.aspx
- [24] Littelfuse [online katalogový list]. SMBJ5.0A SMBJ Series. 2023 [cit. 04.05.2023]. Dostupné z: https://www.littelfuse.com/products/tvsdiodes/surface-mount/smbj/smbj5_0a.aspx
- [25] Infineon [online katalogový list]. CY15B104QSN, CY15V104QSN 4Mb EXCELONTM Ultra Ferroelectric RAM (F-RAM). 2022 [cit. 27.03.2023]. Dostupné z: https://www.infineon.com/cms/en/product/memories/f-ramferroelectric-ram/cy15b104q-lhxi/
- [26] Space Radiation Effects On Electronics-TID Effects. In: Space Talos [online]. London, 2021, January 27, 2021 [cit. 2022-11-26]. Dostupné z: https://spacetalos.com/news/space-radiation-effects-on-electronics-tideffects/
- [27] BANNATYNE, Ross. Radiation testing of CMOS devices required for space use. In: *Military embbeded systems* [online]. Scottsdale: VORAGO Technologies, 2017 [cit. 2023-04-13]. Dostupné z: https://militaryembedded.com/radar-ew/rugged-computing/radiationdevices-required-space-use
- [28] ST Microelectronics N.V. Description of STM32F4 HAL and lowlayer drivers [online]. Uživatelský manuál UM1725, rev. 8. Ženeva: ST Microelectronics N.V. březen 2023 [cit. 04.05.2023]. 2227 s. Dostupné z: https://www.st.com/resource/en/user_manual/um1725-description-ofstm32f4-hal-and-lowlayer-drivers-stmicroelectronics.pdf
- [29] LwIP lightweight TCP/IP. LwIP Wiki [online]. [cit. 2023-04-06]. Dostupné z: https://lwip.fandom.com/wiki/LwIP_Wiki

- [30] LwIPApplicationDevelopersManual.LwIPWiki[online].[cit.2023-04-06].Dostupnéz:https://lwip.fandom.com/wiki/LwIP_Application_Developers_Manual
- [31] STM32 ETHERNET #4. TCP SERVER. In: *Controllerstech* [online]. Indie: Controllerstech, 2021 [cit. 2023-04-06]. Dostupné z: https://controllerstech.com/stm32-ethernet-4-tcp-server/
- [32] *Qt Group* [online]. The Qt Company, 2023 [cit. 2023-04-12]. Dostupné z: https://www.qt.io/
- [33] Signals & Slots. In: Qt DOCUMENTATION [online]. The Qt Company, 2023 [cit. 2023-04-12]. Dostupné z: https://doc.qt.io/qt-6/signalsandslots.html
- [34] QCustomPlot [online]. Bubenreuth: Emanuel Eichhammer, 2022 [cit. 2023-04-12]. Dostupné z: https://www.qcustomplot.com/index.php/introduction
- [35] Integrated Silicon Solution Inc. [online katalogový list]. ISSI IS25LE512M IS25WE512M 512Mb. 2022 [cit. 05.05.2023]. Dostupné z: https://www.issi.com/WW/pdf/IS25LE-WE-512M.pdf
- [36] Eckert & Ziegler Nuclitec GmbH [online katalogový list] Sealed Radiation Sources. Rev. 07, 2009, str. B6 [cit. 17.05.2023]. Dostupné z: https://cesio.cz/wp-content/uploads/2022/12/EZN-Sealed-radiationsources.pdf
- [37] DAHL, B. A., J. CRUZ-COLON, R. C. BAUMANN, et al. Radiation Evaluation of Ferroelectric Random Access Memory Embedded in 180nm CMOS Technology. In: 2015 IEEE Radiation Effects Data Workshop (REDW) [online]. Boston, Massachusetts: IEEE, 2015, 2015, s. 5 [cit. 2023-05-15]. ISBN 978-1-4673-7641-9. Dostupné z: doi:10.1109/REDW.2015.7336729

Přílohy

Příloha **A**

Schéma zapojení základní desky



7	8	
	<u> </u>	
		Δ
		$\mathbf{\gamma}$
		В
		C
		D
		\square
		E
	Marita Olbrich	
Nucleo	Motherboard_UTEF_v2	
	24/03/2023 14:28	
	Sheet: 1/3	
7	8	



7	8		
		А	
		В	
		C	
		D	
		$\left \right $	
	Mortin Olbrick	E	
Channels, termination	Motherboard UTEF v2		
	24/03/2023 14:28		
7	Sheet: 2/3		
	.		



7	8	
		А
		В
		С
		D
supply, measurement, ion 7	Martin Olbrich Motherboard_UTEF_v2 24/03/2023 14:28 Sheet: 3/3 8	E

Příloha B

Schéma zapojení testovacího modulu s CY15B104QSN



Příloha C

DPS základní desky, vrchní vrstva



Příloha D

DPS základní desky, spodní vrstva



Příloha E

DPS testovacího modulu s CY15B104QSN



Obrázek E.1: Vrchní vrstva



Obrázek E.2: Spodní vrstva